if |instruction fetch，取指
id |instruction decode，解碼
ex |execute，執行
mem| memory access，記憶體資料讀或者寫
wb |write back，資料寫回到通用暫存器中
並不是所有指令都要經過這五個階段，例如運算指令在記憶體讀寫階段並沒有什麼事情幹。
解碼的同時，立即數或暫存器的資料也要準備送到alu中，執行階段，運算指令執行運算，load等指令需要計算位址。
訪存階段，訪存指令訪存，運算指令掛機。
回寫階段，所有指令的自行結果都寫到暫存器裡。
18年北航的cpu使用了七級流水線
我們今年計畫使用八級流水線，基於北航流水線進行修改
流水線設計
流水線使用儲存器件將時鐘週期內關鍵路徑 最大組合延遲的路徑 分割開來，減少了關鍵路徑上各階段延遲並使迪娜路能以更高頻率工作。優點 提高了時鐘頻率，增加了各階段時鐘的計算能力 缺點 所有共享一條流水線的指令的階段和階段次序必須相同，例如 add 指令在儲存器階段什麼也不做 所有中間值必須在各週期鎖存 ...
流水線設計
在這裡記錄一下自己插流水的心得。最近是做了乙個補邊的模組，補完給卷積核做卷積運算。因為只用了乙個fifo還是怎麼樣，時序緊張了，就是大的行快取fifo的輸出接回去fifo的輸入，另一路接到另乙個輸出fifo上。因此插了一級暫存器，插的過程中發現兩個可能會矛盾的點。再加上之前梯度計算部分也涉及到了許多...
流水線設計思想
在硬體電路設計中，流水線設計思想是一種很重要的設計思想，這種思想是一種用面積換速度的思想，用更多的資源來實現高速。面積就是需要的硬體數量，如觸發器的數量 顧名思義，流水線思想，就像工廠中的流水線一樣。假設是乙個手機組裝的流水線，乙個三個步驟 a，將電池裝入手機起來 b，將螢幕組裝起來 c，將外殼組裝...