在這裡記錄一下自己插流水的心得。
最近是做了乙個補邊的模組，補完給卷積核做卷積運算。因為只用了乙個fifo還是怎麼樣，時序緊張了，就是大的行快取fifo的輸出接回去fifo的輸入，另一路接到另乙個輸出fifo上。因此插了一級暫存器，插的過程中發現兩個可能會矛盾的點。再加上之前梯度計算部分也涉及到了許多隱式的插暫存器，也有一些修改的心得。為什麼說隱式是因為插入的作用是為了調整時序而非時序不滿足。
第乙個就是，插暫存器就涉及到邏輯的修改，基本同級的邏輯都要快取一級，組合邏輯就要打斷。那麼這個修改的複雜程度和整個邏輯的「寬度」直接相關。那麼最好就是在邏輯的開頭和結尾插入。
第二個就是，暫存器的插入位置最好是在邏輯的中間，這樣能獲得最好的時序改善效果。
那麼這兩個就會常常矛盾了。
流水線設計
流水線使用儲存器件將時鐘週期內關鍵路徑 最大組合延遲的路徑 分割開來，減少了關鍵路徑上各階段延遲並使迪娜路能以更高頻率工作。優點 提高了時鐘頻率，增加了各階段時鐘的計算能力 缺點 所有共享一條流水線的指令的階段和階段次序必須相同，例如 add 指令在儲存器階段什麼也不做 所有中間值必須在各週期鎖存 ...
流水線設計思想
在硬體電路設計中，流水線設計思想是一種很重要的設計思想，這種思想是一種用面積換速度的思想，用更多的資源來實現高速。面積就是需要的硬體數量，如觸發器的數量 顧名思義，流水線思想，就像工廠中的流水線一樣。假設是乙個手機組裝的流水線，乙個三個步驟 a，將電池裝入手機起來 b，將螢幕組裝起來 c，將外殼組裝...
反壓流水線設計
當然，除了cpu，只要是乙個週期無法完成的功能，在效能優先的設計中，為了提高吞吐率，都可以採用流水線技術來對功能路徑進行切分，比如乘法器等。2流水線的stage劃分 我們知道，流水線的分割線是一組暫存器，這條分割線放在哪個位置完全由設計者決定。一般來說，劃分流水線的時候主要有以下三點考慮 如果流水線...