1.intel處理器前端匯流排（fsb）的頻寬計算：
處理器前端匯流排頻寬=處理器前端匯流排頻率（mhz，處理器外頻x4）x位寬（bit）/8
其中，處理器前端匯流排頻率為處理器外頻的4倍（處理器主頻=外頻x倍頻），目前的主流處理器皆為64位處理器，除以8將bit換算為byte。
舉例計算：
intel奔騰雙核e6300處理器，前端匯流排頻率為1066mhz（主頻2.8ghz=外頻266mhz x倍頻10.5），為64位處理器，則其前端匯流排頻寬為：1066mhz x64bit/8=8.528gb/s。
2.amd處理器ht匯流排的頻寬計算：
ht匯流排頻寬=處理器外頻（mhz，預設200mhz）xht倍頻（ht1.0為4，ht2.0為5，ht3.0為9或10）x16（k8/k10架構處理器的通道數）/8（將bit轉換為byte）x2（時鐘上下沿均能傳輸）x2（上下行雙向全雙工）
舉例計算：
amd athlon ii x2（速龍二代雙核）245處理器的匯流排頻率為2000mhz，即ht2.0，則其ht倍頻為5,；其外頻為200mhz，則其ht匯流排頻寬為：200mhz x5x16/8x2x2=8gb/s。
3.記憶體頻寬的計算：
記憶體頻寬=記憶體（等效）頻率（記憶體工作頻率x倍頻，ddr記憶體為2，ddr2記憶體為4，ddr3記憶體為8）x位寬/8
舉例計算：
ddr 400mhz記憶體的頻寬為：400mhz（200mhzx2）x64bit/8=3.2gb/s。雙通道為6.4gb/s。
ddr2 800mhz記憶體的頻寬為：800mhz（200mhzx4）x64bit/8=6.4gb/s。雙通道為12.8gb/s。
ddr3 1333mhz記憶體的頻寬為：1333mhz（166mhzx8）x64bit/8=10.664gb/s。雙通道為21.328gb/s。
備註說明：
由於 intel平台的傳統布局是：記憶體控制器整合於北橋晶元，處理器與北橋（記憶體控制器）之間的通道為前端匯流排（fsb），以處理器的前端匯流排數值為準；而北 橋（記憶體控制器）與記憶體條之間的通道為記憶體通道。那麼記憶體的資料與處理器進行交換時，需要通過前端匯流排傳輸給處理器，那麼前端匯流排頻寬與記憶體頻寬之間就需 要一定的協調，一般而言，記憶體頻寬要大於或者等於前端匯流排頻寬，這樣記憶體才不會造成「瓶頸」。所以採用高頻率記憶體或者組建多通道記憶體，對於intel平台 的整體效能的意義是比較重大的。
而amd 平台的傳統布局是：記憶體控制器整合於處理器內部，北橋（或缺省）與處理器之間或者主機板南橋與處理器之間的通道為ht匯流排，記憶體控制器與記憶體之間的通道為內 存通道。當記憶體中的資料與處理器進行交換時，是通過記憶體通道直接將資料傳輸到處理器內部了，沒有通過ht匯流排。所以記憶體頻寬與ht頻寬之間雖有聯絡，但是 不像intel平台那樣緊密。所以對於amd平台而言，雖然採用高頻率記憶體對其效能的提公升也是大有意義的，但是並不像intel平台那樣看重，因為ht帶 寬與記憶體頻寬之間的協調性關係就不強，反而ht匯流排頻寬對於獨立顯示卡等相關硬體效能的發揮有著重要的意義。......
靚齋網
匯流排頻寬 計算
計算步驟 1個時鐘週期 1 匯流排時鐘頻率 匯流排傳輸週期 1個時鐘週期 匯流排週期包含時鐘週期個數 匯流排頻寬 每個匯流排週期傳送的資料 匯流排傳輸週期 單位轉化 1mhz 1 s byte 位元組 可縮寫成b 大寫 bit 位元 可縮寫成b 小寫 1b 8b 1mb 1,000,000 10 6...
同步匯流排頻寬計算
一 匯流排頻寬計算公式 匯流排頻寬 匯流排寬度w 16位 32位 64位 128位 8 匯流排時鐘頻率 乙個時鐘週期可以傳送多少次資料 舉例1 設有同步匯流排寬度為32位，時鐘頻率位80mhz，乙個時鐘週期傳送一次資料，該匯流排的頻寬是多少 mb s 如果對匯流排進行改進讓其乙個時鐘週期能傳送4次資...
略解匯流排頻寬計算
例1 解 時鐘頻率100mhz 也就是說一秒鐘有100m個時鐘週期 5個時鐘週期傳乙個字 100m個時鐘週期可以傳100m 5 20m個字 也就是1秒鐘可以傳20m個字 乙個字是16位 也就是2b 20m個字就是20m 2b 40mb 也就是一秒鐘可以傳40mb的資料 所以匯流排頻寬就是40mb s...