在多時鐘設計中可能需要進行時鐘的切換。由於時鐘之間可能存在相位、頻率等差異，直接切換時鐘可能導致產生glitch。
使用上述電路進行時鐘切換會導致在控制訊號sel附近出現glitch。其原因在於控制訊號可以在任意時刻進行時鐘切換，切換訊號相對於兩個時鐘都是非同步訊號。
使用暫存器使得控制訊號僅在時鐘邊沿作用，避免在任何時鐘都為高電平是進行時鐘切換。
當切換的時鐘存在倍頻關係時，分別插入乙個下降沿觸發的觸發器以確保控制訊號僅在時鐘低電平時起作用。
當dff1輸入的變化非常接近clk1的下降沿時，可能會導致dff1的亞穩態問題；dff0同理。
為什麼可以用於倍頻時鐘之間的切換？
通過為每個時鐘源新增乙個額外級的正邊沿觸發觸發器來提供針對亞穩態性的保護，clk0的上公升沿取樣到訊號到下降沿傳遞至clk1的正邊沿觸發器，並在clk0下降沿后clk1第乙個上公升沿之後的下降沿輸出。（不是很理解）
1 時鐘無縫切換
時鐘切換分成兩種方式，普通切換和去毛刺無縫切換。普通切換 就是不關心切出的時鐘是否存在毛刺，這種方式電路成本小。如果時鐘切換時，使用此時鐘的模組電路處於非工作狀態，或者模組內電路被全域性復位訊號reset住的，即使切出毛刺也不會導致dff誤觸發，這樣的模組可以選擇用此種切換方式。寫法很簡單assig...
亞穩態與多時鐘切換
亞穩態的產生與傳輸 亞穩態的恢復時間與平均無故障時間 減小亞穩態的建議 多時鐘切換電路 1 亞穩態的產生與傳輸 我們知道，交叉耦合反相器 sr鎖存器 d鎖存器和 d觸發器等儲存元件有兩個穩定的狀態，即0和 1，也就是能儲存0和 1這兩個狀態。那麼亞穩態是什麼呢？從字面上看，亞穩態就是亞於穩態，既 0...
時鐘中斷，排程器，任務切換
總的關係是硬體觸發時鐘中斷，時鐘中斷呼叫排程器，排程器完成任務的選擇和切換。計算機的處理是離散的，不是連續的。這涉及到計算精度 時鐘的問題。現代的作業系統都是多工分時系統，也就是以時間片為單位進行運轉的。多工的切換必然要判斷涉及到時間資訊，作業系統可以從時鐘中斷獲取。另外，任務執行的時間片的數量也可...