1、前言
ddr的全稱為double data rate sdram，也就是雙倍速率的sdram，sdram在乙個clk週期傳輸一次資料，而ddr在乙個clk週期傳輸兩次資料，分別在上公升沿和下降沿各傳輸一次資料，該概念稱為預取，在描述ddr速度的時候一般使用mt/s單位，也就是每秒多少兆次資料傳輸。
2、ddr結構框圖
接下來將以micro的ddr3l晶元mt41k256m16進行結構框圖的介紹，該晶元是一款512mb的ddr3l記憶體晶元，框圖如下所示：
接下來對上面給出的框架圖各個標號進行簡單介紹：
（1）控制線
odt：片上終端使能，odt使能和禁止片內終端電阻；
reset：晶元復位引腳，低電平有效；
cke：時鐘使能引腳；
cs#：片選訊號，低電平有效；
we#：寫使能訊號。
（2）位址線
a[14:0]：a0~a14為15根位址線，根據mt41k256m16的框圖可以知道，有15根行位址線a0~a14和10根列位址線a0~a9，行位址線和列位址線進行復用，因此該ddr3l晶元中1個bank的大小為2^15*2^10*2=32mb*2=64mb，從框圖中可以看到，總共有8個bank，因此該ddr3l的ram大小為64mb*8=512mb。
（3）bank選擇線
ba[2:0]：ba0~ba2為bank的選擇先，由2^3=8，因此可以總共有8個bank。
（4）bank區域
8個bank區域，ddr3一般有8個bank區域。
（5）資料線
dq[15:0]：dq0~dq15為16根資料線，因此該ddr3l的寬度為16位。
（6）資料選通引腳
ldqs,ldqs#：ldqs和ldqs#是資料選通引腳，對應低位元組dq0~dq7，讀的時候是輸出，寫的時候為輸入；
udqs,udqs#：udqs和udqs#是資料選通引腳，對應高位元組dq8~dq15，讀的時候是輸出，寫的時候為輸入。
（7）資料輸入遮蔽引腳
ldm/udm：寫資料輸入遮蔽引腳。
3、ddr的一些關鍵時間引數
需要注意ddr的一些關鍵時間引數：
（1）傳輸速率
例如1066mt/s、1600mt/s等，這是首先需要考慮的，該引數決定了ddr的最高資料傳輸速率。
（2）trcd引數
trcd的全稱為ras-to-cas delay，行定址到列定址只之間的延遲。ddr的定址流程為先進行bank位址，然後再指定行位址，最後指定列位址，從而確定除最終要定址的單元，bank位址和行位址是同時發出的，該命令也叫"行啟用"，行啟用後就傳送列位址和具體的操作命令，同時發出，表示列定址，在行啟用到讀寫命令發出的這段時間時隔就是trcd，如下：
資料手冊一般會給出trcd時間引數，例如mt41k256m16的資料手冊中有如下：
（3）cl引數
（4）al引數
al（additive latency）引數是為了保證足夠的延遲潛伏期，單位為時鐘週期，al+cl組成了rl（read latency），加入al引數以後的讀時序如下：
（5）trc引數
trc是兩個active命令，或者active命令到refresh命令之前的週期，ddr的資料手冊會給出該值。
（6）tras引數
tras是active命令到precharge命令之間的最小時間。
DDR記憶體基礎知識
1 ram random access memory，隨機訪問記憶體。這裡要注意，隨機不是指的是不確定的讀寫記憶體空間，而是指訪問任意乙個位元組位址空間的時間都是相同的。和隨機記憶體訪問相對應的就是順序訪問，典型的就是磁帶，從開頭到結尾，要想讀寫某乙個記憶體空間，只能從頭開始按順序讀取。2 sram...
DDR學習（1）基礎知識
一 儲存器 1 儲存器分類 2 ram random access memory 隨機訪問儲存器 隨機訪問，易失性，高訪問速度，對靜電敏感 隨機是指資料不是線性依次儲存，而是自由指定位址進行資料讀寫。ram與rom最大的區別是，ram在斷電以後儲存在上面的資料會自動消失，而rom不會。3 sram ...
C 基礎知識整理 基礎知識（2） 類
類，是物件導向語言的基礎。類的三大特性 封裝 繼承 多型。最基本的特性就是封裝性。程式設計師用程式描述世界，將世界的所有事物都看成物件，怎麼描述這個物件？那就是類了。也就是用類來封裝物件。用書上的話說，類是具有相同屬性和行為的物件的抽象。寶馬汽車 別克汽車 五菱之光汽車.基本具有相同的屬性和行為，所...