在高速資料取樣中，adc時鐘訊號的穩定性對其效能有至關重要的影響，因為這些抖動會破壞高速adc的時序。
孔徑的定義
孔徑時間ta，是指從取樣時鐘跳變開始，一直到保持電壓建立。換言之，孔徑是指取樣保持電路中開關切換的時間，即從低阻態轉換為高阻態的時間。由上面圖可以看出，在ta時間內，模擬訊號實際上是一直處於變化狀態的，這就會導致量化值與實際模擬訊號的乙個延遲。對於乙個確定的adc來講，孔徑時間是乙個定值。
孔徑抖動
理想的時鐘訊號邊沿應該是等間隔的，而上圖所示的訊號週期並不完全相同，這種情況成為時鐘抖動。以此類推，孔徑抖動，就是指adc 孔徑時間存在不確定性。在時間軸上，並不是完全的等間隔。
上圖所示的δtrms,即為孔徑抖動。可以清楚看到adc實際的取樣時刻分散在track+δtrms時間內，track為取樣時鐘，對應的電壓變化範圍是δvrms.
其中δvrms = slope * δtrms
孔徑時間和孔徑抖動都是adc的效能引數，是乙個定值。
上圖是乙個高速adc的孔徑時間和孔徑抖動。
取樣時鐘的影響
在上面的討論中，adc取樣時鐘track是理想的，假設其抖動為δtrackrms.則有
δvrms = slope * （ δtrms + δtrackrms）
由上式可以看出，電壓不確定度和壓擺率，取樣時鐘抖動成正相關。就是說，訊號變化的越快，取樣時鐘抖動越大，則由此產生的雜訊越大。
由下圖可以明顯的看出時鐘抖動對於理想解析度adc的訊雜比影響。在欠取樣的情況下，會嚴重失真。
更完整的乙個有關時鐘抖動對snr影響的公式如下圖所示
抖動影響的時域分析
上面諸多論述，以頻域分析居多，下面將更加直觀分析時鐘抖動造成的不確定性影響。
首先是取樣過程，如圖均勻取樣頻率fs=，非均勻取樣頻率也是，但有較大雜訊，兩者都一共取點40個
到目前為止，取樣過程並沒有什麼大問題，只是間隔出現了不一致。但是，請注意均勻取樣的取樣位置是可以確定的，即從零開始，落在n*1/20s 時刻；而非均勻的取樣的取樣時刻是不確定的。
下一步，訊號還原。即以等間隔時間軸恢復取樣資料。
上圖藍線是等間隔取樣的恢復訊號，橙色線是非均勻的時間取樣的恢復，下圖是非均勻取樣的時間誤差。
可以看到橙色線的訊號出現了明顯的畸變。如果採用更大取樣速度，則可以看到明顯的因為時間抖動而引入的雜訊。
小結
adc資料取樣的恢復一定是按照已知的取樣頻率和取樣間隔進行的，這就要求之前取樣的時間間隔必須和恢復時間間隔保持一致，否則就會導致在a時刻恢復b時刻的情況出現。從而引入不確定性誤差。這種誤差會隨著輸入模擬訊號頻率的公升高而進一步得到放大。
在adc系統孔徑延遲和孔徑抖動確定的情況下，作為系統同步的核心-取樣時鐘的穩定性就顯得彌足重要。
參考資料
mt-007，孔徑時間、孔徑抖動、孔徑延遲時間——正本清源，adi，walt kester
an-501，孔徑不確定度和adc系統效能，adi，brad brannon，allen barlow
an-756，取樣系統以及時鐘相位雜訊和抖動的影響，adi，brad brannon
ADC 取樣資料抖動
msp430或stm32，在使用內部adc出現的取樣資料異常抖動問題 取樣設計 用於檢測供電線路電流及電壓。產品執行在兩種模式下，1 低功耗靜態模式 倉儲態 2 全功能全速執行模式 工作態 在倉儲態下，所有外設均處於關閉狀態，mcu也處於低功耗模式下 如msp430處於lpm3模式，stm32處於s...
時鐘抖動相關概念
抖動定義為訊號距離其理想位置的偏離。本文將重點研究時鐘抖動，並 下面幾種型別的時鐘抖動 相鄰週期抖動 週期抖動 時間間隔誤差 tie 抖動 相位雜訊及相位抖動。時鐘抖動簡介 時鐘抖動是時鐘沿距離其理想位置的偏離。在應用中理解時鐘抖動非常重要，因為它在系統時序預算方面肩負關鍵角色。它還能幫助系統設計人...
時鐘抖動 Jitter 和時鐘偏斜 Skew
在進行時序分析時，經常會遇到兩個比較容易混淆的概念，那就是時鐘抖動 clock jitter 和時鐘偏斜 clock skew 下面就解釋下兩者的區別 由於晶振本身穩定性，電源以及溫度變化等原因造成了時鐘頻率的變化，指的是時鐘週期的變化。也即相對於理想時鐘沿產生的不隨時間積累的 時而超前 時而滯後的...