邏輯電路中控制模組一直學得不明不白，所以來補充以下。以函式分塊
1、初始所有暫存器值為0
2、指令位址暫存器的資料線連線到ram的位址線，ram的資料線連線到指令暫存器的資料線，通電後實現讀取指令。
3、判斷當前操作碼的邏輯電路，可以實現
if load指令
指令暫存器後半位連線到ram位址暫存器，ram資料連線到load通用暫存器，然後記得開啟讀開關。
指令完成，關閉線路（這個怎麼實現？）
指令位址暫存器+1（這個應該是需要時鐘週期了）
if store指令
讀取ram對應位址，把對應暫存器的資料連線到ram的資料，完成。
if add指令
此時後面兩位代表暫存器，所以還是有乙個判斷操作碼的邏輯電路，啟用對應暫存器。
暫存器將自己的資料通過線傳入alu，以及狀態碼，然後alu端輸出資料，輸出到控制單元的乙個暫存暫存器中
關閉alu電路，將暫存暫存器的資料傳遞到第二個啟用的通用暫存器中。（如果不關閉會導致迴圈，alu不斷相加就很難受）
（怎麼關閉電路呢？）
組合邏輯電路 時序邏輯電路
邏輯電路根據是否包含記憶元件，分為組合邏輯電路和時序邏輯電路。組合邏輯電路不包含記憶元件，某時間點的輸出 邏輯函式值 僅取決於當時的輸入。含有記憶元件的邏輯電路被稱為時序邏輯電路。在組合邏輯電路中，當前的輸出只取決於當前的輸入。而在時序邏輯電路中，只知道當前的輸入並不足以確定當前的輸出。也就是說，時...
組合邏輯電路和時序邏輯電路
組合邏輯電路可以有若個輸入變數和若干個輸出變數，其每個輸出變數是其輸入的邏輯函式，其每個時刻的輸出變數的狀態僅與當時的輸入變數的狀態有關，與本輸出的原來狀態及輸入的原狀態無關，也就是輸入狀態的變化立即反映在輸出狀態的變化。時序邏輯電路任意時刻的輸出不僅取決於該時刻的輸入，而且還和電路原來的狀態有關。...
組合邏輯電路和時序邏輯電路區別
比較專案 組合邏輯電路 時序邏輯電路 狀態機 同步 輸入輸出關係 任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關 不僅僅取決於當前的輸入訊號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關 有無儲存 記憶 單元 無 不能包含 包含結構特點 只包含閘電路 組合邏輯電路 儲存電路 輸...