使用者模式外的其他6種處理器模式稱為特權模式。這其中，除系統模式外，其他5種模式外，其他5種特權模式稱為異常模式。
arm處理器共有37個暫存器，包括：
arm處理器共有7種不同的處理器模式，每種模式有一組相應的暫存器組。
任意時刻，可見的暫存器包括15個通用暫存器(r0~r14)、乙個或兩個狀態暫存器及程式計數器(pc)。
1.5.1 通用暫存器
分為3類：
1.5.2 程式狀態暫存器
cpsr（當前程式狀態暫存器）：可以在任何處理器模式下被訪問，包含條件標誌位、中斷禁止位，當預處理器模式標誌以及其他的一些控制和狀態位。
spsr（備份程式狀態暫存器）：當特定的異常中斷發生時，這個暫存器用來存放當前暫存器的內容。在異常中斷程式退出時，可以用spsr中儲存到值恢復cpsr。
由於使用者模式和系統模式不是異常中斷模式，所以他們沒有spsr。當在使用者模式和系統模式訪問spsr，將會產生不可預知的結果
3130
2928
272676
5432
10nz
cvqdnm(raz)if
tm4m3m2
m1m0
n：=1表示負數
z：=1結果為0
c：上下溢位
v：符號位溢位
i、f、t及m[4:0]：控制位，i、f為中斷禁止位，irq、fiq。t說明本指令是arm指令(0)還是thumb指令(1)。m控制處理器模式。
執行流程的控制：
1.6.1 arm中異常中斷種類
異常中斷名稱
含義復位（reset）
當處理器復位引腳有效，產生復位中斷，程式跳轉到復位異常中斷處理程式處執行。系統加電、系統復位、跳轉到復位中斷向量處執行（軟復位）
未定義的指令（undefine instruction）
處理器或協處理器認為當前指令未定義
軟體中斷（swi）
使用者模式下的程式呼叫特權操作指令
指令預取中止（prefech abort）
預取的指令的位址不存在
資料訪問中止（data abort）
資料訪問指令的目標位址不存在
外部中斷請求（irq）
處理器的外部中斷請求引腳有效
快速中斷請求（fiq）
處理器的外部快速中斷請求引腳有效
1.6.2 arm處理器對異常中斷的響應過程
r14_ = return link ;設定返回位址
spsr_ = cpsr ;儲存狀態暫存器
cpsr[4:0] = exception mode number ;設定執行模式
cpsr[5] = 0 ;執行於arm模式
if == reset or fiq then
cpsr[6] = 1 ;禁止新的fiq中斷
cpsr[7] = 1 ;禁止irq中斷
pc = exception vector address
復位異常中斷處理程式不需要返回，在復位異常中斷處理程式開始整個使用者程式的執行，因而它不需要返回
1.7.1 arm體系中的儲存空間
1.7.2 arm儲存器的格式
1.7.3 非對齊的儲存訪問操作
執行結果不可預知
忽略字單元位址的低兩位的值；忽略半字單元位址的最低位的值
忽略字單元位址值中的低兩位的值；忽略半字單元位址的最低位的值
指令預取和自修改**
第一章企業IT體系結構（一）
企業定義 大型企業或組織 包括企業或組織的所有組成部分 部門 公司 it管理面臨的問題 1.it和企業目標相一致 2.組織和利用資料 3.制定功能相互交叉的資訊 4.利用工廠取得競爭優勢 5.整合的系統 6.使對工廠的提前投入變成資產 7.聯絡客戶與 商 8.更新舊的系統 9.建立資訊系統體系結構 ...
第一章 網路體系結構
每一層定義為協議，功能，服務的集合 傳送方封裝資料報，接收方接收後剝離資料報 路由器 層提供的幾個基本功能 連線控制 在面向連線的傳輸中，大多數情況下，用於確定連線的資料報是不含資料的，連線是根據資料報頭部資訊確定的，連線控制的三個資料項是 請求 連線項，資料傳輸項，終止項 順序遞交 頭部控制資訊新...
ARM體系結構與程式設計（一）
第一章arm筆記 arm晶元具有risc體系的一般特點。例如 1 具有大量的暫存器 2 絕大多數操作都在暫存器中進行，通過load store的體系結構在記憶體和暫存器之間傳遞資料。3 定址方式簡單。4 採用固定長度的指令格式。除此外，還採用了保證高效能的同時，盡量減小晶元體積，減低晶元的功耗。這些...