在高速邏輯電路裡，這類問題特別脆弱，原因很多：
1、電源與地線的阻抗隨頻率增加而增加，公共阻抗耦合的發生比較頻繁；
2、訊號頻率較高，通過寄生電容耦合到步線較有效，串擾發生更容易；
3、訊號迴路尺寸與時鐘頻率及其諧波的波長相比擬，輻射更加顯著。
4、引起訊號線路反射的阻抗不匹配問題。
1、五一五規則，即時鐘頻率到5mhz或脈衝上公升時間小於5ns，則pcb板須採用多層板。
2、不同電源平面不能重疊。
3、公共阻抗耦合問題。
由於地平面電流可能由多個源產生，感應雜訊可能高過模電的靈敏度或數電的抗擾度。
解決辦法：
①模擬與數位電路應有各自的迴路，最後單點接地；
②電源線與迴線越寬越好；
③縮短印製線長度；
④電源分配系統去耦。
4、減小環路面積及兩環路的交鏈面積。
5、乙個重要思想是：pcb上的emc主要取決於直流電源線的z
1、 晶振盡可能靠近處理器
2、 模擬電路與數位電路佔不同的區域
3、 高頻放在pcb板的邊緣，並逐層排列
4、 用地填充空著的區域
1、電源線與迴線盡可能靠近，最好的方法各走一面。
2、為模擬電路提供一條零伏迴線，訊號線與回程線小與5：1。
3、針對長平行走線的串擾，增加其間距或在走線之間加一根零伏線。
4、手工時鐘佈線，遠離i/o電路，可考慮加專用訊號回程線。
5、關鍵線路如復位線等接近地迴線。
6、為使串擾減至最小，採用雙面＃字型佈線。
7、高速線避免走直角。
8、強弱訊號線分開。
1、遮蔽 > 模型：
遮蔽效能se(db)＝反射損耗r(db)＋吸收損耗a(db)
高頻射頻遮蔽的關鍵是反射，吸收是低頻磁場遮蔽的關鍵機理。
2、工作頻率低於1mhz時，雜訊一般由電場或磁場引起，(磁場引起時干擾，一般在幾百赫茲以內)，1mhz以上，考慮電磁干擾。單板上的遮蔽實體包括變壓器、感測器、放大器、dc/dc模組等。更大的涉及單板間、子架、機架的遮蔽。
3、 靜電遮蔽不要求遮蔽體是封閉的，只要求高電導率材料和接地兩點。電磁遮蔽不要求接地，但要求感應電流在上有通路，故必須閉合。磁遮蔽要求高磁導率的材料做 封閉的遮蔽體，為了讓渦流產生的磁通和干擾產生的磁通相消達到吸收的目的，對材料有厚度的要求。高頻情況下，三者可以統一，即用高電導率材料(如銅)封閉並接地。
4、對低頻，高電導率的材料吸收衰減少，對磁場遮蔽效果不好，需採用高磁導率的材料(如鍍鋅鐵)。
5、磁場遮蔽還取決於厚度、幾何形狀、孔洞的最大線性尺寸。
6、磁耦合感應的雜訊電壓un＝jwb.a.coso＝jwm.i1，(a為電路2閉合環路時面積；b為磁通密度；m為互感；i1為干擾電路的電流。降低雜訊電壓，有兩個途徑，對接收電路而言，b、a和cos0必須減小；對干擾源而言，m和i1必須減小。雙絞線是個很好例子。它大大減小電路的環路面積，並同時在絞合的另一根芯線上產生相反的電動勢。
7、防止電磁洩露的經驗公式：縫隙尺寸
2、好的接地方式：樹形接地
3、訊號電路遮蔽罩的接地。
接地點選在放大器等輸出端的地線上。
4、對電纜遮蔽層，l< 0.15λ時，一般均在輸出端單點接地。l<0.15λ時，則採用多點接地，一般遮蔽層按0.05λ或0.1λ間隔接地。混合接地時，一端遮蔽層接地，一端通過電容接地。
5、對於射頻電路接地，要 求接地線盡量要短或者根本不用接線而實現接地。最好的接地線是扁平銅編織帶。當地線長度是λ/4波長的奇數倍時，阻抗會很高，同時相當λ/4天線，向外輻射干擾訊號。
6、單板內數字地、模擬地有多個，只允許提供乙個共地點。
7、接地還包括當用導線作電源迴線、搭接等內容。
1、選擇emi訊號濾波器濾除導線上工作不需要的高頻干擾成份，解決高頻電磁輻射與接收干擾。它要保證良好接地。分線路板安裝濾波器、貫通濾波器、聯結器濾波器。從電路形式分，有單電容型、單電感型、l型、π型。π型濾波器通帶到阻帶的過渡效能最好，最能保證工作訊號質量。
乙個典型訊號的頻譜：
2、選擇交直流電源濾波器抑制內外電源線上的傳導和輻射干擾，既防止emi進入電網，危害其它電路，又保護裝置自身。它不衰減工頻功率。dm(差摸)干擾在頻率 < 1mhz時佔主導地位。cm在》 1mhz時，佔主導地位。
3、使用鐵氧體磁珠安裝在元件的引線上，用作高頻電路的去耦，濾波以及寄生振盪的抑制。
4、盡可能對晶元的電源去耦(1-100nf)，對進入板極的直流電源及穩壓器和dc/dc轉換器的輸出進行濾波(uf)。
注意減小電容引線電感，提高諧振頻率，高頻應用時甚至可以採取四芯電容。電容的選取是非常講究的問題，也是單板emc控制的手段。
單板的干擾抑制涉及的面很廣，從傳輸線的阻抗匹配到元器件的emc控制，從生產工藝到紮線方法，從編碼技術到軟體抗干擾等。乙個機器的孕育及誕生實際上是emc工程。最主要需要工程師們設計中注入emc意識。在實驗測試過程中，我們常遇到這樣的情況：雖然設計工程師在裝置電源線上接了電源濾波器，但是該裝置還是不能通過"傳導騷擾電壓發射"測試，工程師懷疑濾波器的濾波效果不好，不斷更換濾波器，仍不能得到理想的效果。
畫PCB注意事項
模擬與數字分開，一般數位電路的抗干擾能力強，ttl 電路的雜訊容限為 0.4 0.6v cmos 數位電路的雜訊容限為電源電壓的 0.3 0.45 倍，而模擬電路部分只要有微伏級的雜訊，就足以使其工作不正常。所以兩類電路應該分開布局和佈線。高頻與低頻分開，高電壓與低電壓分開，大電流導線有足夠的寬度，...
PCB繪製注意事項
怎樣一次性修改pcb過孔大小 2011 09 08 17 53 guyuan235 分類 工程技術科學 瀏覽2859次 分享到 2011 09 08 18 00 提問者採納 pads中,在setup pad stacks via直接修改 ad中,用shift f選via,批量改 protel99中,...
PCB設計注意事項
在進行設計之前要將各種約束規則設定好。1 線和孔的間距要大一點。2 小訊號部分，注意保護。小訊號指的是小電流訊號 保護，通常是進行包地。晶振電路也屬於小訊號電路。晶振要緊靠晶元引腳放置，距離太遠容易出現干擾。對於四個引腳的電容，不要從中間穿插走線。避免短路。3電容的擺放應該起到應有的作用。例如，通訊...