d 觸發器
由j-k 觸發器組成的二進位制計數器
8 位元移位暫存器
鎖存器 是一種基本的記憶器件，它能夠儲存一位元的資料。由於它是一種時序性的電路，所以並不需要時鐘輸入，它會根據輸入來改變輸出。
觸發器不同於鎖存器，它是一種時鐘控制的記憶器件，觸發器具有乙個控制輸入訊號 (clock)。clock訊號使觸發器只在特定時刻才按輸入訊號改變輸出狀態。若觸發器只在時鐘clock由l到h (h到l) 的轉換時刻才接收輸入，則稱這種觸發器是上公升沿 (下降沿) 觸發的。
觸發器可用來儲存一位的資料。通過將若干個觸發器連線在一起可儲存多位元的資料，它們可用來表示時序器的狀態、計數器的值、電腦 記憶體中的ascii碼或其他資料。
d觸發器是最常用的觸發器之一。對於上公升沿觸發d觸發器來說，其輸出q只在clock由l到h的轉換時刻才會跟隨輸入d的狀態而 變化，其他時候q則維持不變。圖1顯示了上公升沿觸發d觸發器的時序圖，表1則是其真值表。
圖 1: 上公升沿觸發d觸發器的時序圖
表 1: d觸發器的真值表
set和reset是d觸發器中額外兩個可以遮蔽時鐘操作的輸入。d觸發器正常工作情況下，set和reset均必須設為1。
最早的電子觸發器於2023年發明。現今在時序控制系統中，最常用的四種觸發器分別為：t型觸發器、s-r觸發器、j-k觸發器 及d觸發器。
計數器是一種可儲存或顯示特定事件發生次數的器件，通常與時鐘訊號有關。在電子學中，計數器可利用簡單的記憶器件來製作，如觸發器等。
j-k觸發器是最常用的觸發器之一。表2是下降沿觸發j-k觸發器的真值表。
表 2: j-k 觸發器的真值表
在圖2中，四個下降沿觸發j-k觸發器以串接模式連線在一起，構成乙個二進位制計數器。其中每個觸發器的輸出q都被連線到下乙個觸 髮器的時鐘輸入clock，根據真值表將每個觸發器的輸入j和k均設定為1，因此觸發器在時鐘clock每次由h到l的轉換時刻都會改變其狀態。
圖 2: j-k 觸發器所組成的計數器的時序圖
在這個二進位制計數器中，四個輸出a至d表示乙個4位元二進位制數，其中a是最低有效位元 (lsb) 而d是最高有效位元 (msb)。
這個4位元二進位制數隨著每個時鐘clock週期的到來而遞增1。計數器由 (0)10 數至 (15)10，又再返回 (0)10 並一直迴圈下去，見表3。
十進位制二進位制dc
ba00
0001
0001
2001
0300
1140
1005
0101
6011
0701
1181
0009
1001
10101
01110
11121
10013
1101
14111
01511
11表3: 4位元二進位制計數器的真值表
在數碼 電路中，暫存器被用作儲存資料用，暫存器通常由兩個或兩個以上具有共同時鐘 (clock) 輸入的觸發器所組成。在電腦中，暫存器常用作儲存一連串的位元 (或稱位元組) 的資料。
移位暫存器是一種多位元的暫存器，在每乙個clock的轉換時刻，暫存器中的資料進行一位元的移位。移位暫存器中一組觸發器以串 接的形式相連，即每個觸發器的輸出都連線到下乙個觸發器的輸入。因此，每次時鐘輸入被觸發時，資料會逐一移向下乙個觸發器。
對乙個8位元移位暫存器來說，在每個clock由l至h的轉換時刻，移位暫存器讀取輸入data並把它傳送至輸出a0。a0至 a6各個位元的原有數值將移至下一位元 (即a0移至a1，a1移至a2，……，a6移至a7)，而a7的數值將被移出暫存器，表1說明了暫存器的運作過程。
a0a1
a2a3
a4a5
a6a7
初始狀態00
0000
00時鐘週期 110
0000
00時鐘週期 201
0000
00時鐘週期 300
1000
00時鐘週期 400
0100
00時鐘週期 500
0010
00時鐘週期 600
0001
00時鐘週期 700
0000
10時鐘週期 800
0000
01表 4: 在8個時鐘週期中，移位暫存器的移位過程
移位暫存器的輸入和輸出可以是序列或並行模式。序列輸入的意思是裝置逐一位元讀入資料，而並行輸出的意思是所有位元同一時間作為 輸出。例如，乙個序列輸入、並行輸出的移位暫存器逐一位元讀入資料，而所有輸出位元同一時間被輸出。
大部份電路以多個位元的並行模式工作，而序列介面則具有結構簡單的優點，所以需要有一種裝置──移位暫存器來完成序列介面和並行 介面之間的轉換。
移位暫存器可作為簡單的延時電路。在不同的輸出端 (a0至a7) 可以得到在不同時鐘週期延時下的data訊號。
數 碼實驗室
觸發器詳解 （一）D觸發器
觸發器是時序邏輯電路的基本單元，用來儲存1位2進製資訊，具有記憶和儲存功能，其資訊由雙穩態電路來儲存。觸發器位脈衝邊緣敏感器間，分為上公升沿敏感和下降沿敏感。觸發器的種類很多，由d觸發器，j k觸發器，t觸發器等。並且根據運用場景的不同，觸發器還會有置位，復位，使能和選擇等功能。d觸發器是一種最簡單...
D觸發器Verilog描述
今日偶然看到一些知名企業的筆試試題，隨便掃瞄了下，看到有幾道關於fpga cpld的題目，小小的程式設計題，用veriloghdl或vhdl語言編觸發器，腦袋轉了一下，模糊似乎清晰，清晰又像浸入模糊，呵呵。上半年，由於boss專案，學習了fpga，學的有點急，也斷斷續續的，才過幾個月，似乎知識已經遠...
觸發器 mysql觸發器
觸發器是一種特殊的儲存過程，它在插入 刪除或修改特定表中的資料時觸發執行，它比資料庫本身標準的功能有更精細和更複雜的資料控制能力。和儲存過程一樣，很少使用。1 觸發器的作用 2 建立觸發器 建立測試環境 mysql create database test db query ok,1 row aff...