大多數d觸發器在邏輯電路中是用來儲存資料的。那麼存在的問題是d latch（d鎖存器）和d-flip-flop（d觸發器）有著什麼樣的區別呢？
最明顯的區別就是，d鎖存器的使能端是高電平使能，而在d觸發器中是使用上公升沿有效來進行使能的。
d鎖存器
d 觸發器
如果在enable埠，電容取值
同時應當注意的是，這個上公升沿有效的表達（脈衝形式）也可以使用邏輯電路非門和與門來實現，
當初始狀態，即輸入為0時，與門的兩個輸入量分別是0和1，輸出自然是0。但是當有乙個高電平來時，由於與門需要一定的時間去進行狀態轉換（幾個ns的時間），則會存在幾個ns的時間讓與門的兩個輸入同時保持在高電平，這時就會產生乙個高電平，也就是會形成乙個幾ns的脈衝。
值的注意的是，如果需要改變這乙個時間，可以在與門的第二個輸入串入3個/5個非門，來改變時間。
從時序圖來看d觸發器和d鎖存器的不一樣的情況
對於d latch：在enable為高電平期間，輸出q狀態同輸入d狀態變化一致；
而對於d-flip-flop：僅僅在enable的上公升沿，輸出q會隨著輸入的d一致，其餘情況保持不變。
上述電路的實現可以使用74ls08（與門）和74ls02（或非門）來實現。
d觸發器q端的輸出波形 D類放大器積體電路設計
模擬功率放大器的發展一直側重於提高保真度，同時提公升放大器能效。根據工作點或偏置點以及導通時輸入訊號週期的百分比，放大器可分為 a b ab 或 c 類放大器 圖 1 a 類放大器 左上 在輸入訊號的整個週期內導通。其偏置點位於輸入 輸出工作特性的中點。訊號保真度出色，但由於放大器始終處於開啟狀態，...
VHDL 同步復位 置位的D觸發器設計
題目描述 用vhdl語言設計乙個同步復位 置位的d觸發器 原理 d觸發器是能夠儲存1位二進位製碼的邏輯電路，它有兩個互補輸出端，其輸出狀態不僅與輸入有關，而且還與原先的輸出狀態有關。觸發器有兩個穩定狀態，用以表示邏輯狀態 1 和 0 在一定的外界訊號作用下，可以從乙個穩定狀態翻轉到另乙個穩定狀態，它...
FPGA實戰 兩個D觸發器的疑惑
因為去實習，所以最近都沒有更新，特來更新一發。最近發現乙個問題，就是很多 中會特地的新建乙個d觸發器用來鎖存訊號，讓很多人都比較疑惑，明明乙個d觸發器就可以檢測輸入是上公升沿和下降沿，為什麼要用兩個？第二個觸發器的作用是什麼呢？我們舉乙個最簡單的例子，按鍵的輸入控制輸出，可以從 和rtl圖中看出不同...