完美積分電路設計的理解

我們一說到積分電路

以及其典型應用方波變換三角波(紅色為輸入訊號，藍色為輸出訊號)。

同時在計算輸入和輸出的時候，需要乙個基礎知識就是電容的電量q和電壓u的關係以及電流i與時間t的關係

其次，利用運放虛短虛斷的關係，我們不難得出：

這僅僅是運放用做積分電路

的乙個理想模型。在實際應用中如果緊緊這麼使用，隨後出現的問題會讓你應接不暇。

在實際使用積分電路

過程中需要注意兩個因素--電壓漂移和偏置電流對電路的影響。

a、造成電壓漂移的原因有很多，但是溫度的變化是半導體材料的電路中產生漂移現象主要原因。周圍環境溫度和半導體內部的能量損耗時發出的熱量都是造成電壓漂移的因素。因此新出品的運放都整合了內部調整電壓漂移或者外部預留直流電壓漂移的調控管腳。

正是由於以上兩種因素存在(主要隱私)，使整合運放在正負輸入端短接至地的同時也有輸出。因此為了消除以上兩種因素對積分電路的影響，我們經常採用增加平衡電阻的方法進行電路設計。

其中r2=r1//(jωc)

為了提高直流負反饋穩定的偏置電壓，可以給電容c併聯乙個大阻值的電阻，如下圖所示：

在該電路的情況下，r2=r1//(jωc)//r3，這樣一來，你就會發現在工作中會碰到很多如上的電路，你就能明白該電路的作用了。

相信不少人會把目光集中在r2的使用上。我經過查閱資料和仔細分析，得出如下結論：1、在r1 和 r3、c的併聯電阻很低，引起輸入偏置電流也足夠低使得電壓偏移很小的情況下，可以省略該電阻(在電路新增 r2以前，首先把輸入偏置電流產生的誤差同偏移電壓規格進行比較，該規格可以從該運放的手冊中得出)。

2、如果運放使用fet 或者 cmos作為放大單元，由於它們的輸入偏置電流非常低，偏移誤差一般也非常小，偏置電阻r2也是可以省略的。

經過以上兩種情況分析後，如果可以不使用偏置電阻，而您又處於「保險期間」而使用了偏置電阻，可能會由於引入外部雜訊而影響了您的設計。