上拉電阻與下拉電阻介紹

一、定義

上拉是對器件注入電流，下拉是輸出電流;弱強只是上拉

電阻的阻值不同，沒有什麼嚴格區分;對於非集電極(或漏極)開路輸出型電路(如普通閘電路)提公升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

二、上下拉電阻作用：

1、提高電壓準位：a.當ttl電路驅動coms電路時，如果ttl電路輸出的高電平低於coms電路的最低高電平(一般為3.5v)，這時就需要在ttl的輸出端接上拉電阻，以提高輸出高電平的值。b.oc閘電路必須加上拉電阻，以提高輸出的搞電平值。

2、加大輸出引腳的驅動能力，有的

微控制器管腳上也常使用上拉電阻。

3、n/a pin防靜電、防干擾：在coms晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供洩荷通路。同時管腳懸空就比較容易接受外界的電磁干擾。

4、電阻匹配，抑制反射波干擾：長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

5、預設空間狀態/預設電位：在一些

cmos

輸入端接上或下拉電阻是為了預設預設電位. 當你不用這些引腳的時候, 這些輸入端下拉接 0 或上拉接 1。在i2c匯流排等匯流排上，空閒時的狀態是由上下拉電阻獲得

6. 提高晶元輸入訊號的雜訊容限：輸入端如果是高阻狀態，或者高阻抗輸入端處於懸空狀態，此時需要加上拉或下拉，以免收到隨機電平而影響電路工作。同樣如果輸出端處於被動狀態，需要加上拉或下拉，如輸出端僅僅是乙個

三極體的集電極。從而提高晶元輸入訊號的雜訊容限增強抗干擾能力。

三、上拉電阻阻值的選擇原則包括:

1、從節約功耗及晶元的灌電流能力考慮應當足夠大;電阻大，電流小。

2、從確保足夠的驅動電流考慮應當足夠小;電阻小，電流大。

3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮

以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理

四、原理：

上拉電阻實際上是集電極輸出的負載電阻。不管是在

開關電晶體

是開關應用，所以只談開關方式。找個ttl器件的資料單獨看末級就可以了，內部都有負載電阻根據不同驅動能力和速度要求這個電阻值不同，低功耗的電阻值大，速度快的電阻值小。但晶元製造商很難滿足應用的需要不可能同種功能晶元做許多種。

一、上拉電阻如圖所示：

1、概念：將乙個不確定的訊號，通過乙個電阻與電源vcc相連，固定在高電平；

2、上拉是對器件注入電流；灌電流；

3、當乙個接有上拉電阻的io埠設定為輸入狀態時，它的常態為高電平；

二、下拉電阻如圖所示：

1、概念：將乙個不確定的訊號，通過乙個電阻與地gnd相連，固定在低電平；

2、下拉是從器件輸出電流；拉電流；

3、當乙個接有下拉電阻的io埠設定為輸入狀態時，它的常態為低電平；