靜態時序中，組成設計的元件分類成組合邏輯和時序邏輯兩大類。
在vivado中，設計是否滿足效能要求是由靜態時序分析（static timing analysis，sta）來校驗和驗證的，在靜態時序分析sta中元件的功能並不重要，重要的是元件的效能。
在vivado中，靜態時序引擎是基於基本元件，這意味著時序特徵是為每個基本元件而作的。
設計中延時來自於以下因素：
靜態時序通道中需要考慮的兩點是建立時間和保持時間的校驗。
對於建立時間校驗，是從乙個時鐘的上公升沿到下乙個時鐘的上公升沿，資料到達目的定時元件必須在下一時鐘上公升沿到達目的定時元件之前，依次檢驗所有的靜態時序通道。
對於保持時鐘校驗，是從始終上公升沿到相同時鐘的上公升沿，資料到達目的定時元件必須不能比相同時鐘的上公升沿到達目的定時元件早，依次檢驗所有的靜態時序通道。
tsu ——建立時間，thd——保持時間
在時鐘訊號線和資料訊號線在兩個定時元件中有固定延時的前提條件下：
由於資料超前於clk上公升沿到達定時元件，所以不可能用啟動沿（同一上公升沿）作捕獲沿，因為從啟動沿傳送資料到下一定時元件，不可能在同一上公升沿在下一定時元件檢測到資料，就算能檢測到也是上個時鐘週期遺留的資料，這種檢測資料不能代表建立時間。所以只能用啟動沿下個週期的上公升沿作捕獲沿。
由於資料必須持續到上公升沿到達定時元件之後，則可以直接用啟動沿作捕獲沿。因為資料已經到達定時元件，為了檢測資料是否在上公升沿處於保持狀態，只需用啟動沿的上公升沿作捕獲沿。
對於建立時間裕量計算，要考慮到最大的延時，因為最大延時情況下，資料很有可能在下乙個時鐘週期上公升沿之後到達定時元件。
對於保持時間裕量計算，要考慮到最小延時，因為在最小延時情況下，資料很有可能無法保持到本週期上公升沿到達定時元件之時。
對幾個專有名詞的理解：
源時鐘延時(scd)：時鐘訊號線到源定時元件的延時；
目的時鐘延時(dcd)：時鐘訊號線到目的定時元件的延時；
資料通道延時(dpd)：資料訊號線從源定時元件到目的定時元件的延時；
建立時間裕量的計算：
slack(setup) = ( (clock period) + dcd(mim) ) – ( scd(max) + dpd(max) )
對於建立時間檢測而言，資料從源定時元件到目的定時元件的時間要求是小於乙個時鐘週期，由於dcd和dpd的存在，時間要求可以是 ( < 乙個時鐘週期 + dcd – scd )，同時資料通道延時dpd存在，要使資料在下個週期上公升沿之前到達目的定時元件，即dpd < 乙個時鐘週期 + dcd – scd，即 ( clock period + dcd ) – ( scd + dpd ) > 0，要使得該不等式在dcd，scd，dpd的範圍內任意取值都成立，即：
slack(setup) = ( (clock period) + dcd(mim) ) – ( scd(max) + dpd(max) ) > 0 成立。
究竟需要大多少就是由所需裕量決定。
保持時間裕量的計算：
slack(hold) = ( - dcd(max) + ( scd(min) + dpd(min) ) )
對於保持時間檢驗，要求資料在本週期上公升沿之後在目的定時元件結束保持狀態。同上，有dpd > dcd – scd，即dpd + scd – dcd > 0，同樣，要使該不等式在dcd，scd，dpd的範圍內任意取值都成立，即：
slack(hold) = ( - dcd(max) + ( scd(min) + dpd(min) ) ) > 0 成立。
同樣，差值由所需裕量決定。
Quartus II 時序約束
時序約束對於增加設計的穩定性和可靠性是必不可少的，對於複雜時序的設計，很多時候問題就出在時序問題上。quartus ii 所帶的timequest timing analyzer可以方便設計者進行時序約束的設計，管理和分析。本文以quartus ii 10.0軟體為例介紹時序約束的新增和sdc sy...
時序的約束
前端時間,學校的社團有人在問我關於對設計約束的問題,碰巧在網上看見一篇關於約束的問題,現狀貼如下 個人覺得有些觀點不是太認同,但是主要的思想是很好的 對自己的設計的實現方式越了解，對自己的設計的時序要求越了解，對目標器件的資源分布和結構越了解，對eda工具執行約束的效果越了解，那麼對設計的時序約束目...
時序約束Quartus
quartus選單翻譯 時序約束名字 頂層檔案的module名字與頂層檔案的檔案的名字要一致。例 若.v檔案為top.v，則其內部必須為module top，而不能是module top。時序約束步驟學習 主要是乙個是先建sdc檔案，乙個是頁面操作自動生成制定，最後儲存sdc檔案，且要記得將檔案加入...