志博pcb
2023年1月18日
目前flash主要有兩種nor flash和nadn flash…
目前flash主要有兩種nor flash和nadn flash。
nor flash的讀取和我們常見的sdram的讀取是一樣，使用者可以直接執行裝載在nor flash裡面的**，這樣可以減少sram的容量從而節約了成本。
nand flash沒有採取記憶體的隨機讀取技術，它的讀取是以一次讀取一塊的形式來進行的，通常是一次讀取512個位元組，採用這種技術的flash比較廉價。
nor和nand效能比較
flash快閃儲存器是非易失儲存器，可以對稱為塊的儲存器單元塊進行擦寫和再程式設計。任何flash器件的寫入操作只能在空或已擦除的單元內進行，所 以大多數情況下，在進行寫入操作之前必須先執行擦除。nand器件執行擦除操作是十分簡單的，而nor則要求在進行擦除前先要將目標塊內所有的位都寫為 1。
由於擦除nor器件時是以64～128kb的塊進行的，執行乙個寫入/擦除操作的時間為5s，與此相反，擦除nand器件是以8～32kb的塊進行的，執行相同的操作最多隻需要4ms。
執行擦除時塊尺寸的不同進一步拉大了nor和nadn之間的效能差距，統計表明，對於給定的一套寫入操作(尤其是更新小檔案時)，更多的擦除操作必須在基於nor的單元中進行。這樣，當選擇儲存解決方案時，設計師必須權衡以下的各項因素：
● nor的讀速度比nand稍快一些。
● nand的寫入速度比nor快很多。
● nand的4ms擦除速度遠比nor的5s快。
● 大多數寫入操作需要先進行擦除操作。
● nand的擦除單元更小，相應的擦除電路更少。
(注：nor flash sector擦除時間視品牌、大小不同而不同，比如，4m flash，有的sector擦除時間為60ms，而有的需要最大6s。)
nand flash的用途
hdd是指機械硬碟，是傳統普通的硬碟，包括：碟片、磁頭、磁碟旋轉軸及控制電機、磁頭控制器、資料轉接器、介面、快取。
sdd(solid state drives)是固態硬碟，包括：控制單元、儲存單元(dram晶元/flash晶元)。
區別：hdd是機械式尋找資料，所以防震遠低於ssd，資料尋找時間也遠低於ssd。
flash管腳定義
根據上圖翻譯如下：
cle：command latch enable，命令鎖存使能，在輸入命令之前，要先在模式暫存器中，設定cle使能
ce#：chip enable，晶元使能，在操作nand flash之前，要先選中此晶元，才能操作
re#：read enable，讀使能，在讀取資料之前，要先使ce＃有效。
we#：write enable，寫使能,在寫取資料之前，要先使we＃有效。
wp#：write protect，寫保護
r/b#:ready/busy output,就緒/忙,主要用於在傳送完程式設計/擦除命令後,檢測這些操作是否完成,忙,表示程式設計/擦除操作仍在進行中,就緒表示操作完成.
vcc：power，電源
vss：ground，接地
n.c：non-connection,未定義，未連線。
nand flash資料讀取操作的時序圖
①邊上的黃色豎線。
黃色豎線所處的時刻，是在傳送讀操作的第乙個週期的命令0x00之前的那一刻。
讓我們看看，在那一刻，其所穿過好幾行都對應什麼值，以及進一步理解，為何要那個值。
（1）黃色豎線穿過的第一行，是cle。還記得前面介紹命令鎖存使能（cle）那個引腳吧？cle，將cle置1，就說明你將要通過i/o復用埠傳送進入nand flash的，是命令，而不是位址或者其他型別的資料。只有這樣將cle置1，使其有效，才能去通知了內部硬體邏輯，你接下來將收到的是命令，內部硬體邏輯，才會將受到的命令，放到命令暫存器中，才能實現後面正確的操作，否則，不去將cle置1使其有效，硬體會無所適從，不知道你傳入的到底是資料還是命令了。
（2）而第二行，是ce#，那一刻的值是0。這個道理很簡單，你既然要向nand flash發命令，那麼先要選中它，所以，要保證ce#為低電平，使其有效，也就是片選有效－－－－》chip enable。
（3）第三行是we#，意思是寫使能。因為接下來是往nand flash裡面寫命令，所以，要使得we#有效，所以設為低電平。
（4）第四行，是ale是低電平，而ale是高電平有效，此時意思就是使其無效。而對應地，前面介紹的，使cle有效，因為將要資料的是命令，而不是位址。如果在其他某些場合，比如接下來的要輸入位址的時候，就要使其有效，而使cle無效了。
（5）第五行，re#，此時是高電平，無效。可以看到，直到後面第6階段，才變成低電平，才有效，因為那時候，要發生讀取命令，去讀取資料。
（6）第六行，就是我們重點要介紹的，復用的輸入輸出i/o埠了，此刻，還沒有輸入資料，接下來，在不同的階段，會輸入或輸出不同的資料/位址。
（7）第七行，r/b#,高電平，表示r（ready）/就緒，因為到了後面的第5階段，硬體內部，在第四階段，接受了外界的讀取命令後，把該頁的資料一點點送到頁暫存器中，這段時間，屬於系統在忙著幹活，屬於忙的階段，所以，r/b#才變成低，表示busy忙的狀態的。
flash參考原理圖
pcb布局佈線設計指南
1）布局：
（1） nand 應靠近主控擺放;
（2）去耦電容均靠近 nand 擺放;
（3） re、 we、 dqs 訊號串接電阻靠近主控擺放，串阻與主控連線走線距離≤300mil;
2） 訊號線走線要求：
（1） nand 與主控走線間走線≤2000mil;
（2） 走線阻抗 50 歐;
（3）線間距≥2 倍線寬;
（4） d0~d7、 re、 we 相對於 dqs 做等長，控制≤300mil;
（5） d0~d7 上使用過孔的數量盡量相同;
（6）務必保證走線參考平面完整;
（7）走線盡量避開高頻訊號;
（8） vcc/vccq 線寬不小於 12mil，或直接使用敷銅代替電源走線；電源線上如有過孔，則過孔數量不少於 2 個，避免過孔限流影響供電;
flash實戰案例展示
PCB布局和佈線
布局 1 以電源為例，布局按照電流的走向，由高壓向低壓布局，走線盡量要短 火線和零線之間間距盡量大，如果比較近而有一定距離，可以做挖孔處理。經過光耦的低壓電路可以雙面敷銅，增加抗干擾性。高壓電路和低壓電路之間挖孔處理，防止爬電。2 所有器件，盡量遠離板邊，防止靜電放電。3 晶振部分電路靠近晶元。佈線...
高速HDMI介面4層PCB板佈線指南
簡介 hdmi 規範檔案裡面規定其差分線阻抗要求控制在 100 15 其中 rev.1.3a 裡面規定相對放寬了一些，容忍阻抗失控在100 25 範圍內，不要超過 250ps。通常，在 pcb 設計時，注意控制走線時的阻抗控制，往往可以做到很好的匹配。對於通常的聚酯膠片 pcb 來說，傳輸線的長度和...
高速差分訊號線的PCB佈線要求
高速訊號線主要包括 高速時鐘線 sdram資料線 高速通訊協議的資料線等。差分訊號線具有抗干擾能力強，訊雜比高，輻射小和頻寬容量大等優點，因此應用非常廣泛，例如usb can等。1 高速訊號線走線規則 線路阻抗可分為單端阻抗和差分阻抗。保持特徵阻抗連續 合適的終端匹配和端接電路必不可少，盡量不要t型...