ddr出身自sdram，嚴格的說應該叫ddr sdram，ddr sdram是double data rate sdram的縮寫，是雙倍速率同步動態隨機儲存器的意思，所以，有很大一部分，兩者是一樣的，理解sdram，然後再來理解ddr在sdram上的改進，效果應該更好一些，這裡要感謝chinaunix.net的大神--tekkaman ninja，我的記憶體的學習資料都是tekkaman ninja的部落格中介紹的。以下是我對大神推薦文件的一些個人整理，ok，先上一張sdram的結構圖。
下面上一張我畫的簡易的sdram工作流程圖
圖中用紅色標明的就是我們需要找的幾個主要時間，現在開始看圖說話。
1.晶元初始化
sdram 晶元內部有乙個邏輯控制單元，並且有乙個模式暫存器為其提供控制引數。因此，每次開機時 sdram 都要先對這個控制邏輯核心進行初始化。
2.行有效
初始化完成後，要想對乙個 l-bank 中的陣列進行定址，首先就要確定行（row），使之處於活動狀態（active），然後再確定列。簡單點理解就先傳行位址過來。
3.列讀寫
行位址確定之後，就要對列位址進行定址了。讀寫的訊號和列位址是同時發過來的，讀寫的操作取決於we#引腳，當他使能則為寫，否則為讀。
在傳送列讀寫命令時必須要與行有效命令有乙個間隔，這個間隔被定義為 trcd，即ras to cas delay（ras 至 cas 延遲），大家也可以理解為行選通週期，簡單點理解就是說，在發完行位址後，再發列位址和讀寫訊號時，需要延遲一下，這應該是根據晶元儲存陣列電子元件響應時間（從一種狀態到另一種狀態變化的過程）所制定的延遲。
廣義的 trcd 以時鐘週期（tck，clock time）數為單位，比如 trcd=2，就代表延遲週期為兩個時鐘週期，具體到確切的時間，則要根據時鐘頻率而定，對於pc100 sdram，trcd=2，代表1000/100 * 2 = 20ns 的延遲，下圖是trcd=3的時序圖。
4.資料輸出（讀）
在選定列位址後，就已經確定了具體的儲存單元，剩下的事情就是資料通過資料 i/o 通道（dq）輸出到記憶體匯流排上了。
但是在cas發出之後，仍要經過一定的時間才能有資料輸出，從cas與讀取命令發出到第一筆資料輸出的這段時間，被定義為 cl（cas latency，cas 潛伏期）。由於cl只在讀取時出現，所以 cl 又被稱為讀取潛伏期（rl，read latency），下圖是cl=2的示意圖。
5.資料輸入（寫）
資料寫入的操作也是在 trcd 之後進行，但此時沒有了 cl（記住，cl 只出現在讀取操作中），行定址與列定址的時序圖和上文一樣，只是在列定址時，we#為有效狀態。
為了保證資料的可靠寫入，都會留出足夠的寫入/校正時間（twr，write recovery time），這個操作也被稱作寫回（write back）。twr 至少占用乙個時鐘週期或再多一點（時鐘頻率越高，twr 占用週期越多）
6.突發長度--(burst lengths)
突發（burst）是指在同一行中相鄰的儲存單元連續進行資料傳輸的方式，連續傳輸所涉及到存儲單元（列）的數量就是突發長度（burst lengths，簡稱 bl）。
只要指定起始列位址與突發長度，記憶體就會依次地自動對後面相應數量的儲存單元進行讀/寫操作而不再需要控制器連續地提供列位址。這樣，除了第一筆資料的傳輸需要若干個週期（主要是之前的延遲，一般的是 trcd+cl）外，其後每個資料只需乙個週期的即可獲得。
7.預充電
由於 sdram 的定址具體獨占性，所以在進行完讀寫操作後，如果要對同乙個bank的另一行進行定址，就要將原來有效（工作）的行關閉，重新傳送行/列位址。bank 關閉現有工作行，準備開啟新行的操作就是預充電（precharge）。
在發出預充電命令之後，要經過一段時間才能允許傳送 ras 行有效命令開啟新的工作行，這個間隔被稱為trp（precharge command period，預充電有效週期）。和 trcd、cl 一樣，trp 的單位也是時鐘週期數，具體值視時鐘頻率而定。
8.重新整理
之所以稱為 dram，就是因為它要不斷進行重新整理（refresh）才能保留住資料，因此它是 dram 最重要的操作。重新整理操作與預充電中重寫的操作一樣，都是用 s-amp 先讀再寫。
但為什麼有預充電操作還要進行重新整理呢？因為預充電是對乙個或所有l-bank 中的工作行操作，並且是不定期的，而重新整理則是有固定的週期，依次對所有行進行操作，以保留那些久久沒經歷重寫的儲存體中的資料。但與所有 l-bank 預充電不同的是，這裡的行是指所有 l-bank 中位址相同的行，而預充電中各 l-bank 中的工作行位址並不是一定是相同的。比如我有四片，重新整理是我依次重新整理四片記憶體中的某個位址，然後再刷下乙個；而預充電的工作行位址可以不同。
那麼要隔多長時間重複一次重新整理呢？目前公認的標準是，儲存體中電容的資料有效儲存期上限是64ms（毫秒，1/1000 秒），也就是說每一行重新整理的迴圈週期是 64ms。這樣重新整理速度就是：行數量/64ms。我們在看記憶體規格時，經常會看到 4096 refresh cycles/64ms 或 8192 refreshcycles/64ms 的標識，這裡的 4096 與 8192 就代表這個晶元中每個 l-bank 的行數。重新整理命令一次對一行有效，傳送間隔也是隨總行數而變化，4096 行時為 15.625μs（微秒，1/1000 毫秒），8192 行時就為 7.8125μs。
重新整理操作分為兩種：自動重新整理（auto refresh，簡稱 ar）與自重新整理（self refresh，簡稱 sr）。
sr 則主要用於休眠模式低功耗狀態下的資料儲存，這方面最著名的應用就是 str（suspend to ram，休眠掛起於記憶體）。在發出 ar 命令時，將 cke 置於無效狀態，就進入了 sr 模式，此時不再依靠系統時鐘工作，而是根據內部的時鐘進行重新整理操作。在 sr 期間除了 cke 之外的所有外部訊號都是無效的（無需外部提供重新整理指令），只有重新使 cke 有效才能退出自重新整理模式並進入正常操作狀態。
以上就是sdram是主要工作步驟，對比一下最上面的簡易工作流程圖，時間是不是就很清楚了呢？
cl=6：cas latency，cas 潛伏期，cas與讀取命令發出到第一筆資料輸出的時間 ----讀操作
trcd=6：ras to cas delay（ras 至 cas 延遲），行位址發完後，再發列位址的延遲時間 ----行列位址延遲
trp=6：關閉現有工作行，準備開啟新行，經過一段時間才能允許傳送 ras 行有效命令開啟新的工作行的時間 ----預充電時間
ok，至此三個時間全部清清楚楚了。
SDRAM工作原理
在嵌入式行業中，經常會碰到有人問如果將開發板上 32m 的 sdram 換成64m 的sdram 硬體需不需要改動。答案是 不需什麼改動。由於當時剛進入這個行業，對這個答案一直很迷惑，板上用的是現代的 sdram 晶元4m 16b 4bank 即32mb 按理說應該有 25根位址線，但晶元上只提供了...
SDRAM工作原理
sdram工作原理 胡昶基 sdram synchronous dynamic random access memory，同步動態隨機儲存器 也就是通常所說的記憶體。在我們現在所用的pc機中，所指的記憶體，其實就是sdram，只不過是他的公升級版，如ddr記憶體，ddr2記憶體，ddr3記憶體等等，...
SDRAM的工作原理
sdram synchronous dynamic random access memory，同步動態隨機儲存器，同步是指 memory工作需要同步時鐘，內部的命令的傳送與資料的傳輸都以它為基準 動態是指儲存陣列需要不斷的重新整理來保證資料不丟失 隨機是指資料不是線性依次儲存，而是自由指定位址進行資...