行為級：行為級是rtl級的上一層。最符合人類思維的描述方式。主要用於快速驗證演算法的正確性，不關注電路的具體結構，不一定可以綜合成實際電路結構。注重演算法。以直接賦值的形式進行，只關注結果。常採用大量運算，延遲等無法綜合的語句。其目的不在於綜合，而在於演算法。
rtl級：使用暫存器這一級別的描述方式來描述電路的資料流方式。rtl在很大程度上是對流水線原理圖的描述。接近實際電路結構的描述，可以精確描述電路的原理、執行順序等。其目的在於可綜合。
門級：使用邏輯門這一級別來描述。rtl 中的暫存器和組合邏輯，其物理實現還是對應到具體閘電路。但目前暫存器，組合邏輯等的電路結構基本穩定。一般eda工具可以把rtl描述自動編譯為門級描述。所以一般不直接使用門級程式設計。
verilog行為級描述與結構級描述
1 在使用verilog描述電路時，既可以進行行為級的描述，也可以進行結構級的描述。行為級描述 側重對模組行為功能的 抽象描述。結構級描述 側重對模組內部結構實現的 具體描述。2 行為級描述 描述體的組成 由多個 並行執行的 過程塊組成。過程塊由 過程語句 initial和always 和 塊語句 ...
Verilog基礎 門級建模
與門 and 和或門 or 與門 或門都有乙個標量輸出端和多個標量輸入端。門的埠列表中的第乙個埠必是輸出埠，其後為輸入埠。當任意乙個輸入埠的值發生變化時，輸出端的值立即重新計算。verilog中可以使用的屬於與 或門類的術語包括 and nand or nor xor xnor 例 與門 或門的例項...
子級繼承父級
建立的父級類 public class fu 有參建構函式 public fu string name,char string id 賦值方法 public void setname string name public void set char public void setid string ...