我們呼叫ip核生成乙個4位計數器後想用該計數器模組生成乙個8位的計數器，這裡就需要級聯兩個計數器
這個是counter模組:
module counter (
cin,
clock,
cout,
q);//下面的計數器實現**我就不寫了
...............
...............
頂層檔案應該是這樣的:
module counter_top(cin,clk,cout,q);
input cin;
input clk;
output cout;
output [7:0]q;
wire cout0;
counter counter0(
.cin(cin),
.clock(clk),
.cout(cout0),
.q(q[3:0])
);counter counter1(
.cin(cout0),
.clock(clk),
.cout(cout),
.q(q[7:4])
);
endmodule
從上面**就可以看出頂層檔案和模組檔案的不同了，模組檔案是不同模組的具體實現，而頂層模組檔案是使用個模組進行列化（通俗來說是連線），來組成乙個更大的系統。
還不明白？打個比方：
我們畫pcb時，一般都會分模組把原理圖畫出來，比如電源模組，串列埠模組，顯示模組等等，在畫pcb時我們一般會先把各個模組內部的線連線起來（這就是verilog中的底層模組建立），當把所有的模組內部線布完後下一步就是布模組與模組之間的線，最後構成一塊完整的pcb圖（這就是verilog中的頂層模組的建立）其實這也是pcb製作的分層次設計方法，這兩者之間有互同之處
Verilog的層次化設計
在設計vorc時，發現對其進行層次化設計是一種好的方法。vorc的層次化設計就是將各個子功能模組 乘法 加法等 設計成子模組，而在頂層只進行例化。這樣層次清晰，邏輯關係明確，容易進行 和驗證。在對vorc進行功能 以及更正錯誤時效果非常明顯。在verilog中，頂層模組呼叫底層模組的語法很簡單 底層...
層 次 化 網 絡 設 計
層次化網路設計在網際網路元件的通訊中引入了三個關鍵層的概念，這三個層分別是 核心層 core layer 匯聚層 distribution layer 和接入層 access layer 1.核心層為網路提供骨幹元件或高速交換元件，高效速度傳輸是核心層的目標 2.匯聚層是核心層和終端使用者接入層的分...
IS IS 層次化設計
1 r1及r5處於area 49.0001，r2及r6處於area 49.0002，r3處於area 49.0003，r4則處於area 49.0004。2 is is的區域id與ospf是截然不同的，對於is is來說，其骨幹網路並不像ospf那樣是乙個唯一的 具體的區域 area0 而是由一系列...