在數字系統中功耗主要包括動態功耗和靜態功耗。
cmos的動態功耗：是訊號在0和1變化之間，電容充放電所消耗的功耗。我們知道，不僅僅cmos器件有寄生電容，導線間也有電容。將電容c充電到電壓vdd所需要的能量cvdd^2。
降低動態功耗技術：
1、動態電壓調節
2、動態處理溫度補償
3、門控時鐘和可變頻率時鐘
4、並行結構和流水線技術
5、低功耗單元庫
6、低功耗狀態機編碼(gray碼)
7、cache的低功耗設計
8、處理器指令集優化設計計數
9、運算元隔離計數
cmos的靜態功耗：當cmos不翻轉/不工作時的功耗。在cmos都不工作時，也就是電晶體都處於截止狀態的時候，從vdd到gnd並不是完全沒有電流流過的，還是有些微電流從電源流到地，這個靜態電流idd稱為電源和地之間的漏電流，跟器件有關（至於漏電流是怎麼引起的，這裡就不再闡述了）。
降低靜態功耗技術：
1、工藝控制法
2、閾值電壓控制法
3、輸入向量控制法
4、電路控制法
IC FPGA低功耗設計
功耗的構成 三個主要的功耗源 浪湧 靜態功耗和動態功耗 靜態功耗 也稱待機功耗，靜態功耗主要由電晶體的漏電流所導致的功耗 動態功耗 包括開關功耗或者稱為翻轉功耗 短路功耗或者稱為內部功耗。動態功耗影響因素 門寄生電容 時鐘翻轉率 時鐘頻率 供電電壓 降低功耗 應當在所有設計層次上進行，即系統級 邏輯...
5 低功耗設計
浪湧 靜態功耗 動態功耗 是三個主要的功耗源。浪湧電流指的是期間上電的時候產生的最大輸入電流，也稱之為啟動電流。電機的啟動電流是正常滿載電流的數倍。基於sram 的fpga浪湧電流也很大，因為其初始狀態是空白的或者可以理解為復位導通狀態，載入配置連線之後就恢復長長電流 待機電流 電晶體漏電流 電容漏...
低功耗設計相關
目錄參考部落格 rtl級低功設計 一道簡單的筆試題 低功耗設計 1 多閾值庫設計，非關鍵路徑hvt cell替換 2 電源門控 3 散熱降溫，因為vt隨溫度公升高而下降 4 體偏置 工作模式下，體偏置為0，mos管處於低閾值狀態，翻轉速度快 等待模式下，體偏置為反向偏置，處於高閾值狀態，漏電小。1 ...