低功耗之門控時鐘設計

門控時鐘電路有效的降低了動態功耗，因為其減少了時鐘樹的翻轉行為、減少了暫存器clock pin的翻轉行為、減少了大量mux邏輯消耗的功耗，一般可以節省20%-60%的功耗，同時也節省了mux面積。

門控時鐘單元分成兩種，一種是帶鎖存器(latch based)的門控時鐘單元，一種是不帶有鎖存器(latch free)的門控時鐘單元。latch based的門控時鐘單元能避免毛刺，因此更推薦使用。

門控時鐘又分為離散的和整合的(icg)兩種：

離散的cg單元

1)帶latch的cg（預設）

set_clock_gating_style -sequential_cell latch

2)不帶latch的cg

set_clock_gating_style -sequential_cell none

整合的cg單元（icg）

set_clock_gating_style -negtive_edge_logic "integrated"

set_clock_gating_style的options解析如下：

1)-sequential_cell latch(預設)指帶latch的cg(latch based style), 並可指定使用具體某個latch cell，比如：-sequential_cell latch:lib_cell。

2)-sequential_cell none指不帶latch的cg(latch free style)，比如:

與門做cg，時鐘使能為1時鐘穿透and，但posedge trigger存在毛刺；

或門做cg，時鐘使能為0時鐘穿透or，但negesge trigger存在毛刺；

為了節省gating cell的數量，需達到一定暫存器數量的register bank才使用gating cell。

綜合出來電路有32個mux2選擇器：

我們換一種寫法，dc工具就可將load_cond作為latch的使能，從而乙個clock gating cell便取代了32個mux2，節省了大量面積的同時，還節省了32個暫存器的動態功耗，32mux2組合邏輯的功耗，也節省了時鐘樹上buffer的功耗。

那麼如何保證icg中latch的時序呢？

除in2reg、reg2reg、reg2out、in2out型別路徑外，我們會經常看到reg2cgate的setu/hold檢查，即clock gate上enable訊號要比clock訊號提前到達一段時間setup和保持一段時間hold。

通常clock gate上的setup較難收斂，如下圖

latch的時序檢查只有半個時鐘週期；

解決辦法：

對於clock gating cell，synthesis時就會插入，和cts沒太大關係，一般只要確保clock timing check開啟的就行。

另外，cts工具會對其做clone、declone操作。