建立時間的檢查是指檢查電路裡每乙個觸發器的資料和時鐘的關係是否滿足建立時間的要求。
我們以上圖為例進行建立時間檢查。由圖可知，我們主要針對第二個觸發器uff1進行檢查。我們可以梳理時序關係如下：
通過這個圖，我們可以得到滿足建立時間需要達成以下目標
注意，在setup check中，為考慮最差情況，取所有延遲最大，故path type為max。
保持時間的檢查與建立時間的檢查具有以下的區別：
1、保持時間的檢查是在同乙個時鐘邊沿進行的，即資料的發射路徑和資料的捕獲路徑是同一時鐘邊沿
2、保持時間與時鐘週期是沒有任何關係的
我們依舊以上面的時序路徑圖進行分析，其時序關係如下：
通過這個圖，我們可以得到滿足保持時間需要達成以下目標：
即我們之前說到的hold slack = data arrival time - data required time （hold）> 0 <===> 1+2+3>6+thold考慮skew和jitter的偏差的情況下，上述的式子可以修改為：
其時序報告一般如下：
注意，在setup check中，為考慮最差情況，取所有延遲最小，故path type為min。
一般來說，setup可以通過時鐘頻率來調整，而hold time是不行的，是一定要滿足的。
靜態時序分析
常用的靜態時序分析結構圖 時序圖如下 紅色虛線之間的是建立時間和保持時間，在這段時間內資料應保持穩定不變。其中clk1是前一級觸發器的時鐘，clk2是後一級觸發器的時鐘。clk2相對於clk1存在一定的偏斜tclk skew。我們在在後一級觸發器的第乙個時鐘上公升沿分析保持時間，在後一級觸發器的第二...
靜態時序分析 Timing borrow
timing borrow技術又稱為cycle stealing技術，主要是利用latch的電平敏感特性，通過有效電平獲取資料，通過無效電平保持被鎖存的資料，主要用於解決路徑時序不滿足電路要求的情況。通過timingborrow可以對電路進行加速,當路徑延遲較大時,可以通過借用latch的部分時間實...
靜態時序分析SAT
launch edge和latch edge分別是指一條路徑的起點和終點，只是乙個參考時間，本身沒有什麼意義，latch edge launch edge才有意義。1.背景 靜態時序分析的前提就是設計者先提出要求，然後時序分析工具才會根據特定的時序模型進行分析，給出正確是時序報告。進行靜態時序分析，...