避免cpu空等現象
cpu和主存（dram）的速度差異
快取：容量小速度高
主存：容量大速度低
程式訪問的區域性性原理：時間和空間（1）主存和快取的編址
（2)命中與未命中
快取共有c塊
主存共有m塊 m>>c
命中 ：
主存快調入快取
主存塊與快取塊建立了對應關係
用標記記錄與某快取塊建立了對應關係的主存塊號
未命中：
主存塊未調入快取
主存塊與快取塊未建立對應關係
（3）cache的命中率
cpu欲訪問的資訊在cache中的比率
命中率與cache的容量與塊長有關
一般每塊可取4~8個字
塊長取乙個訪問週期內從主存調出的首席資訊官度
（4）cache—主存系統的效率
效率e 與命中率有關
設cache的命中率為h，訪問cache的時間為tc，訪問主存的時間為tm
則e = tc/（h*tc+（1-h）*tm）*100%寫 cache和主存的一致性
寫直達法（write-through）
寫操作時資料既寫入cache又寫入主存
寫操作時間就是訪問主存的時間，cache塊退出時，不需要對主存執行寫操作，更新策略比較容易實現
寫回法（write—back）
寫操作時只把資料寫入cache而不是寫入主存當cache資料被替換出去時才寫回主存
寫操作時間就是訪問cache的時間
cache塊退出時，被替換的塊需寫回主存，增加了cache的複雜性（1）增加cache的級數
片載cache
片外cache
（2）統一快取和分立快取
指令cache 資料cache
與指令執行的控制方式有關 是否流水
計組原理知識總結 一
按照訊號量 電子模擬計算機 特點 數值由連續量來表示，運算過程也是連續的 電子數字計算機 特點 按位運算，不連續地跳動計算 按用途 專用 通用 效率 速度 執行的經濟性和適應性 按規模 超級計算機 大型機 中型機 小型機 微型機 微控制器第一台電子數字計算機 eniac 採用十進位制 計算機發展經歷...
計組 基礎概念
計算機一次能運算的二進位制位，如64位，則計算機一次能運算的位數為64位。乙個位元組 8個二進位制位，1byte 位元組 8bit 位 1kb 1024byte 2 10b 2 10 8b bit b表示位元組，b表示位 表容量的時候 byte 1k 2 10b 1m 2 20b 1g 2 30b ...
5 2 習題（計組）
1，馮諾依曼儲存程式的思想，統一編址，指令和位址平等地位存放在儲存器中 事先約定的入口位址 依靠指令的不同階段來區分指令和資料 2，開中斷 允許中斷 定長的指令週期是由最長的機器週期決定的 每條指令都有取指週期和執行週期，所以必然會訪問記憶體 cpu時鐘週期是最小的單位 空操作指令至少會改變pc的值...