1，
馮諾依曼儲存程式的思想，統一編址，指令和位址平等地位存放在儲存器中
事先約定的入口位址
依靠指令的不同階段來區分指令和資料
2，
「開中斷」 == 允許中斷
定長的指令週期是由最長的機器週期決定的
每條指令都有取指週期和執行週期，所以必然會訪問記憶體
cpu時鐘週期是最小的單位
空操作指令至少會改變pc的值
如果是開中斷狀態，指令結束結束的時候都有可能被歪脖中斷打斷
3，
乙個指令週期包含四個機器週期
機器週期 = cpu週期 ，區別於cpu時鐘週期
時鐘週期 = cpu時間週期
一般以記憶體讀取一條指令字的最短時間來定義
指令週期 > 機器週期
4，
讀/寫都是占用乙個訪問週期
6，
指令從來只是在pc中獲取的，轉移指令是在指令執行的時候修改pc的值的
9，
取值操作是控制器自動進行的
如果定長的機器週期：優點是可以定時判斷屬於哪個階段，缺點是會有時間是空閒的
如果是不定長的機器週期：優點是沒有空閒的空間，缺點是需要給出一定的反饋訊號
11，
乙個指令週期是由若干個機器週期構成的
13，
各機器週期內的大小也是可變的
16，
指令長度如果不一定，取指操作不一定相同
中斷請求隨時可以來，中斷處理只有在執行完指令後才會去相應中斷
18，
計算機的機器字長是和運算器的位數相同的
19，
指令的流水線的每個流水段時間單位是時鐘週期，應該取最大功能部件
1，
執行指令前面可以使間址，也可以是取指
計組 基礎概念
計算機一次能運算的二進位制位，如64位，則計算機一次能運算的位數為64位。乙個位元組 8個二進位制位，1byte 位元組 8bit 位 1kb 1024byte 2 10b 2 10 8b bit b表示位元組，b表示位 表容量的時候 byte 1k 2 10b 1m 2 20b 1g 2 30b ...
04 27計組總結
避免cpu空等現象 cpu和主存 dram 的速度差異 快取 容量小速度高 主存 容量大速度低 程式訪問的區域性性原理 時間和空間 1 主存和快取的編址 2 命中與未命中 快取共有c塊 主存共有m塊 m c 命中 主存快調入快取 主存塊與快取塊建立了對應關係 用標記記錄與某快取塊建立了對應關係的主存...
計組 儲存系統
1 主存簡單模型 1.1 主存邏輯模型 儲存體 儲存具體的二進位制位 資料暫存器 暫存輸入 輸出的資料訊號 1.2 主存的物理模型 資料線 一般對應於資料線的根數，n 根資料線對應 n 位儲存字長 總容量 儲存單元個數 儲存字長 例 8k 8 位 即 2 8bit 13 根位址線，8 根資料線，則總...