組合電路中的競爭與冒險

2021-10-08 09:45:56 字數 2637 閱讀 2295

組合電路中的競爭與冒險

1.競爭與冒險

由於邏輯門存在延遲時間以及訊號的傳輸路徑不同,當輸人訊號電平發生瞬間變化時,電路可能產生與穩態時邏輯功能不一致的錯誤輸出,這種現象就是電路中的競爭與冒險。

例如,乙個簡單組合電路如下圖所示,若不考慮門的延遲時間,則有f=a・(~a)=0,穩態時f應恒為0。若考慮門的延遲(設每個門的延遲均為t),則輸入訊號a需經非門延退t後オ得到a非。當a変量發生跳變(0→1)時,由於a和a非到達與門輸入端有時間差,出現了a和a非同時為1的情況,所以在輸出端產生了正向尖峰脈衝,或稱正向毛刺。

又如,在下圖所示電路中,其輸出函式f=ab+(/a)c,當b=c=1時,f=a+(/a),在穩態條件下,f應恒為1。但當a変量發生變化1→0時・由於閘電路有延遲,/(ab)和/((/a)c)到達g門輸入端有時間差,出現了a和/a同時為1的情況,所以在輸出端產生了負向尖峰脈衝,或稱負向毛刺。

從以上分析可以看出,當某一輸入變數發生變化時,由於傳輸路徑不同,到達電路中某乙個門的輸入端的時間有先有後,這種時差現象稱為競爭。由於競爭而使電路輸出端產生尖峰脈衝的現象稱為冒險。組合電路中的競爭是普遍現象,但不一定都會產生冒險。上圖所示的波形圖中,當輸入訊號a從0變為1時,也會有竟爭,但未在輸出端產生毛刺,所以競爭不一定造成危害。但是一旦出現毛刺,若下級負載對毛刺敏感,則會使負載電路產生錯誤動作,這是不允許的。

以上分析都是在乙個輸人變數發生變化的條件下,電路在過渡過程中產生的冒險一般稱為邏輯冒險;由於兩個或多個輸入變數變化時間不同步引起的冒險稱為功能冒險,這裡僅討論邏輯冒險現象

2.邏輯冒險的判別

1)代數法

若組合邏輯電路的輸出函式表示式為下列形式之一,則存在邏輯冒險現象:

f=x+(/x) 存在0型冒險(負向毛刺)

f=x·(/x) 存在1型冒險(正向毛刺

這裡x為有競爭條件的變數,且可能產生冒險現象.

「1」冒險是由乙個變數的原變數和反變數同時加到與門輸入端造成的。「0」冒險是由乙個變數的原變數和反變數同時加到乙個或門輸入端造成的。

例題:下列表示式不存在競爭冒險的有( d )。

a y = abc』+ab』

b y = ab+ b』c

c y = (a+b)(b』+c)

d y = (a+b』)ad』

解析:考察數位電路中的競爭冒險問題

在輸入變數每次只有乙個改變狀態的簡單情況下,可以通過邏輯函式式判斷組合邏輯是否存在競爭冒險現象。如果輸出端電路的兩個輸入訊號a和a』是輸入變數a經過兩個不同的傳輸途經而來的,那麼的那個輸入變數a的狀態發生突變時輸出端便有可能產生尖峰脈衝。因此,只要輸出端的邏輯函式在一定條件下化簡成y = a+ a』或y = a a』則可判定存在競爭冒險現象。

a選項當a = 1,c = 0時,y = b+ b』,所以會存在競爭冒險問題

b選項當a = c = 1時,y = b+ b』,所以會存在競爭冒險問題

c選項當a = c = 1時,y = b+ b』,所以會存在競爭冒險問題

d選項化簡為y = ad』,所以不會產生競爭冒險問題

2)卡諾圖法

如果卡諾圖中有兩個卡諾圈相切,且相切處未被其他卡諾圈包圍,則可能發生冒險現象。下圖所示的卡諾圖中,卡諾圈ab和ac相切,當輸入變數b=c=1,a變數變ab化時將產生冒險現象。

增加冗餘項

3.冒險現象的消除

(1)增加冗餘項,如上圖所示。

冗餘項是簡化函式時應捨棄的多餘項,但為了電路工作可靠又需加上它。可見,最簡化設計不一定都是最佳的。

(2)加濾波電路,消除毛刺的影響。毛刺很窄,其寬度可以和門的傳輸時間相比擬,因此常在輸出端併聯濾波電容c,或在本級輸出端與下級輸入端之間申接乙個如圖所示的積分電路來消除其影響。但c或r、c的引入會使輸出波形邊沿變斜,故引數要選擇合適,一般由實驗確定。

(3)加選通訊號,避開毛刺。毛刺僅發生在輸入訊號變化的瞬間,因此在這段時間內先將門封住,待電路進入穩態後,再加選通脈衝選取輸出結果。該方法簡單易行,但選通訊號的作用時間和極性等一定要合適。

以上三種方法各有特點。增加冗餘項適用範圍有限,加濾波電容是實驗除錯階段常採取的應急措施,加選通脈衝則是行之有效的方法。

數位電路與系統 組合邏輯電路的競爭冒險現象3

本節談論邏輯冒險 1.初論邏輯冒險 定義 單個訊號變化引起的冒險 多個訊號變化引起的冒險,且不是功能冒險。最本質是門延遲引起的冒險。延時時間長是指後變,延 字有延長之意,相當於有慣性。在這裡,重點是整個門的延遲,是前面級數中,閘電路輸血的延遲 本質還是輸入變化的延遲,遲鈍,慢半拍 我們將邏輯冒險和前...

數位電路與系統 組合邏輯電路的競爭冒險現象1

1.前言 之前所 的組合邏輯電路的分析設計都是理想情況下的,訊號的傳輸沒有延遲,我們稱之為穩態。實際生活中,輸入的訊號經過導線,閘電路等都需要時間。多個訊號輸入時,相應的輸出的訊號有快有慢。本節討論的理想和實際之間的差異就是競爭和冒險現象。2.基本概念 競爭 多個輸入在到達閘電路時,又先後順序,存在...

競爭與冒險

根本原因在於訊號傳輸與狀態變換的延時問題,兩根導線的訊號到達同一門級電路的變化不可能完全同步,這一時間差就稱為競爭。由於具有時間差,可能就會出現非理想輸出,經過一小段時間輸出才能平穩下來達到理想輸出,這段非理想輸出就是冒險。競爭不一定有冒險,冒險一定有競爭。舉例 與門的兩個輸入端延時不同,輸出就可能...