目錄
一、2^n的偶分頻器設計
這種級聯觸發器的方式優缺點分析：
二、任意偶數的分頻器設計
所謂「分頻」，就是把輸入訊號的頻率變成成倍數地低於輸入頻率的輸出訊號。數位電路中的分頻器主要是分為兩種：整數分頻和小數分頻。其中整數分頻又分為偶分頻和奇分頻，首先從偶分頻開始吧，入門先從簡單的開始！
先來看最簡單的最常見的乙個例子——2分頻。
假設輸入時鐘clk是100mhz（t=10ns），要求得到乙個50mhz的輸出時鐘clk_out，二分頻波形應該如下圖所示：
該波形的實際電路只需要乙個d觸發器便可以完成，將q非的輸出接到d端輸入，便可以實現二分頻電路，如下圖所示。
由此可以得出，所有2^n次方的偶分頻（即二分頻、四分頻、八分頻等等）都可以用觸發器級聯的方式得到，例如兩個觸發器級聯就是四分頻，三個觸發器級聯就是八分頻，如此類推。
優點：1、能得到占空比為50%的波形；
2、所使用的的資源也比較少。
缺點：唯一比較大的缺點就是觸發器之間有一定的延時。因為驅動clk_out的觸發器是由clk作為時鐘的，那麼這個觸發器的q端變化相比於clk有乙個必不可少的clk-to-q延時，例如下圖的q3與q1之間的差距就是clk-to-q延時造成的。
這個clk-to-q延時根據不同的工藝，數值會不同。這個clk-to-q的延時在做時鐘樹綜合的時候是要考慮進去的。特別是如果你還期望clk和clk_out是同步的時鐘，時鐘邊沿要對齊的話，在做clock tree的時候要給clk的tree加一些buffer來彌補這個clk-to-q。而如果你是用了好幾個分頻器級聯產生更低頻率，那麼每一級的分頻器都會貢獻乙個clk-to-q延時，那麼你需要平衡時鐘的時候就需要插入更多的buffer，這部分buffer又佔面積，又耗功耗，甚至可能導致時鐘無法平衡。所以這是需要大家在設計的時候考慮進去的。
除了上面那種做法之外，對於任意偶數分頻的設計還有一種傳統的做法就是通過計數器的形式完成設計。例如要設計乙個四分頻，波形如圖所示。cnt計數了div_num/2-1次之後取反，便可以得到任意偶數分頻的波形，任意偶數分頻通用**如下所示。
pll製作分頻器 PLL中CML分頻器設計求助
小弟最近在設計乙個工作在20ghz的除2分頻器，用的是最傳統的兩個cml latch級聯的形式，管子的尺寸都很大，電流也在5 10ma左右，可以實現分頻的功能。但小弟有一點不明，從瞬態 波形上看，一開始 大概前2ns 差分對管並不是差分工作，對管柵極波形基本一致，使得整個電路在正反饋狀態，輸出為0，...
時鐘分頻器
1 偶數倍分頻 2 奇數倍分頻，占空比50 3 小數分頻 1 在clk上公升沿和下降沿分別產生2n分頻時鐘，兩時鐘相位差90度。2 兩時鐘異或。如此下 11分頻 module clockdiv parameter n 11,counter width 4 input clk,input resetn...
SOC設計之分頻器
偶數分頻 占空比50 偶數n分頻比較簡單，設定計數器，計數值達到n 2 1時翻轉，即可得n分頻 module fre div even parameter cnt width 32 d 5,計數器位寬 parameter div num 32 d 4 分頻數 奇數分頻 50 占空比 奇數n分頻設定兩...