小弟最近在設計乙個工作在20ghz的除2分頻器，用的是最傳統的兩個cml latch級聯的形式，管子的尺寸都很大，電流也在5～10ma左右，可以實現分頻的功能。但小弟有一點不明，從瞬態**波形上看，一開始(大概前2ns)差分對管並不是差分工作，對管柵極波形基本一致，使得整個電路在正反饋狀態，輸出為0，不能分頻；但2ns以後就開始能夠正常工作了，sensing和latch交替導通，輸出二分頻的波形。小弟不知為何會有這種從正反饋到負反饋的突然變化。小弟粗略學習了sensitivity的知識，但**的現象與輸入擺幅關聯不大，哪怕輸入1uv的擺幅，電路也會經過幾納秒後正常工作，看似與sensitivity無關。求問大家，為何一開始所有的波形都跟著時鐘振盪，一會兒以後又都能夠正常工作了呢?
小弟在此謝過大家。
上圖！20ghz?什麼工藝?
65nm以下不難實現！
0.11um，90nm就有點麻煩
應該是初始值設定的問題吧，你先把幾個節點的正確初始電平設定了。我感覺應該是一開始沒有建立起正確的共模
用的是0.13um工藝。頻率是能夠實現的。謝謝！
謝謝！應該是這個問題，已經問了老師，老師說是正常現象，電路需要一段時間穩定。
那你消耗的電流有點大！還有後仿的波形會有一點失真
是的，消耗的電流很大！cml latch的電流可以達到1ma~15ma！簡直了，不過這是我學習的專案，老師說作為學生入門還是可以接受的，^_^
不客氣。你做過20ghz的2相時鐘轉10g的4相時鐘電路麼?或者你有相關資料麼?
沒有做過。我做的這個pll沒有多相位的要求。
這樣啊。我們做的這個鎖相環是需要提供10g 4相時鐘，我在考慮是做10g 4相好還是20g 2相，然後再2轉4.根據某前輩的經驗，說20g的2轉4需要做成cml的，功耗很大，我在考慮這個cml 2相轉4相 的功耗到底多大，如果10ma左右的話其實可以接受的。你有什麼建議麼?
非常抱歉，我是新手，目前還只會做除2的分頻器……關於quadrature輸出的我沒學過、也沒做過。因為我這個pll是給序列i/o用的，好像不需要多相時鐘。你可以查查相關的資料吧。我的這個分頻器電流在1ma~15ma大範圍內。
其實我也是給serdes做的，因為我們rx的cdr是基於pi的，需要4相時鐘，所以。
我也是新手，以後多多交流吧
哈哈原來是同行我才剛入門，以後多多指教，多多交流！
恩恩又見工頭
你好，能教下我嗎?、我畢業設計就是乙個1.8ghz 的 二分頻電路設計，實在**不出來，有償，拜託了
怎麼聯絡你呢?
大四畢設吧。
恩啊，真的仿不出來，能幫我嗎?跪求 啊！
您好。您會1.8ghz 的二分頻設計嗎?
沒做過。不過如果是速度不慢的工藝的話，經典的tspc分頻器可以滿足你的要求。
pll製作分頻器 手把手教你做音箱分頻器
手把手教你做音箱分頻器 電感骨架依據電感線圈的要求，選擇合適的非金屬骨 架，如焊錫絲 密封用生料帶的塑料骨架以及其它木質 膠 質骨架等。漆包線選用粗細合適 質量上乘的漆包線若干。阻容件根據電路要求選擇容量 阻值和功率合適的電容 電阻，分頻電容最好選用進口或國產優質 電容，電阻 以大功率水泥電阻為首選...
分頻器設計（一）偶分頻
目錄 一 2 n的偶分頻器設計 這種級聯觸發器的方式優缺點分析 二 任意偶數的分頻器設計 所謂 分頻 就是把輸入訊號的頻率變成成倍數地低於輸入頻率的輸出訊號。數位電路中的分頻器主要是分為兩種 整數分頻和小數分頻。其中整數分頻又分為偶分頻和奇分頻，首先從偶分頻開始吧，入門先從簡單的開始！先來看最簡單的...
時鐘分頻器
1 偶數倍分頻 2 奇數倍分頻，占空比50 3 小數分頻 1 在clk上公升沿和下降沿分別產生2n分頻時鐘，兩時鐘相位差90度。2 兩時鐘異或。如此下 11分頻 module clockdiv parameter n 11,counter width 4 input clk,input resetn...