推挽輸出與開漏輸出的區別:
>>推挽輸出:可以輸出高,低電平,連線數字器件
>>開漏輸出:輸出端相當於三極體的集電極. 要得到高電平狀態需要上拉電阻才行. 適合於做電流型的驅動,其吸收電流的能力相對強(一般20ma以內).
三極體的開漏輸出有什麼特性，和推挽是不是一回事，
問題：很多晶元的供電電壓不一樣，有3.3v和5.0v，需要把幾種ic的不同口連線在一起，是不是直接連線就可以了？實際上系統是應用在i2c上面。
簡答：1、部分3.3v器件有5v相容性，可以利用這種容性直接連線
2、應用電壓轉換器件，如tps76733就是5v輸入，轉換成3.3v、1a輸出。
開漏電路特點及應用
在電路設計時我們常常遇到開漏（open drain）和開集（open collector）的概念。所謂開漏電路概念中提到的「漏」就是指mosfet的漏極。同理，開集電路中的「集」就是指三極體的集電極。開漏電路就是指 以mosfet的漏極為輸出的電路。一般的用法是會在漏極外部的電路新增上拉電阻。完整的開漏電路應該由開漏器件和開漏上拉電阻組成。
組成開漏形式的電路有以下幾個特點：
1. 利用 外部電路的驅動能力，減少ic內部的驅動。當ic內部mosfet導通時，驅動電流是從外部的vcc流經r pull-up ，mosfet到gnd。ic內部僅需很下的柵極驅動電流。如圖1。
2. 可以將多個開漏輸出的pin，連線到一條線上。形成 「與邏輯」 關係。如圖1，當pin_a、pin_b、pin_c任意乙個變低後，開漏線上的邏輯就為0了。這也是i2c，smbus等匯流排判斷匯流排占用狀態的原理。
3. 可以利用改變上拉電源的電壓，改變傳輸電平。如圖2, ic的邏輯電平由電源vcc1決定，而輸出高電平則由vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。
4. 開漏pin不連線外部的上拉電阻，則只能輸出低電平(因此對於經典的51微控制器的p0口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無法輸出高電平邏輯)。
5. 標準的開漏腳一般只有輸出的能力。新增其它的判斷電路，才能具備雙向輸入、輸出的能力。
應用中需注意：
1. 開漏和開集的原理類似，在許多應用中我們利用開集電路代替開漏電路。例如，某輸入pin要求由開漏電路驅動。則我們常見的驅動方式是利用乙個三極體組成開集電路來驅動它，即方便又節省成本。如圖3。
2. 上拉電阻r pull-up的 阻值 決定了 邏輯電平轉換的沿的速度 。阻值越大，速度越低功耗越小。反之亦然。
push-pull輸出就是一般所說的推挽輸出，在cmos電路裡面應該較cmos輸出更合適，應為在cmos裡面的push－pull輸出能力不可能做 得雙極那麼大。輸出能力看ic內部輸出極n管p管的面積。和開漏輸出相比，push－pull的高低電平由ic的電源低定，不能簡單的做邏輯操作等。 push－pull是現在cmos電路裡面用得最多的輸出級設計方式。
at91rm9200 gpio 模擬i2c介面時注意！！
一.什麼是oc、od
集電極開路門(集電極開路 oc 或源極開路od)
open-drain是漏極開路輸出的意思，相當於集電極開路(open-collector)輸出，即ttl中的集電極開路（oc）輸出。一般用於線或、線與，也有的用於電流驅動。
open-drain是對mos管而言，open-collector是對雙極型管而言，在用法上沒啥區別。
開漏形式的電路有以下幾個特點：
1.利用外部電路的驅動能力，減少ic內部的驅動。 或驅動比晶元電源電壓高的負載.
2. 可以將多個開漏輸出的pin，連線到一條線上。通過乙隻上拉電阻，在不增加任何器件的情況下，形成「與邏輯」關係。這也是i2c，smbus等匯流排判斷總 線占用狀態的原理。如果作為圖騰輸出必須接上拉電阻。接容性負載時，下降延是晶元內的電晶體，是有源驅動，速度較快；上公升延是無源的外接電阻，速度慢。如 果要求速度高電阻選擇要小，功耗會大。所以負載電阻的選擇要兼顧功耗和速度。
3.可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供ttl/cmos電平輸出等。
4.開漏pin不連線外部的上拉電阻，則只能輸出低電平。一般來說，開漏是用來連線不同電平的器件，匹配電平用的。
5.正常的cmos輸出級是上、下兩個管子，把上面的管子去掉就是open-drain了。這種輸出的主要目的有兩個：電平轉換和線與。
6.由於漏級開路，所以后級電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進行任意電平的轉換了。
7.線與功能主要用於有多個電路對同一訊號進行拉低操作的場合，如果本電路不想拉低，就輸出高電平，因為open-drain上面的管子被拿掉，高電平是靠外接的上拉電阻實現的。（而正常的cmos輸出級，如果出現乙個輸出為高另外乙個為低時，等於電源短路。）
8.open-drain提供了靈活的輸出方式，但是也有其弱點，就是帶來上公升沿的延時。因為上公升沿是通過外接上拉無源電阻對負載充電，所以當電阻選擇小時延時就小，但功耗大；反之延時大功耗小。所以如果對延時有要求，則建議用下降沿輸出。
二.什麼是線或邏輯與線與邏輯？
在乙個結點(線)上, 連線乙個上拉電阻到電源 vcc 或 vdd 和 n 個 npn 或 nmos 電晶體的集電極 c 或漏極 d, 這些電晶體的發射極 e 或源極 s 都接到地線上, 只要有乙個電晶體飽和, 這個結點(線)就被拉到地線電平上.
因為這些電晶體的基極注入電流(npn)或柵極加上高電平(nmos), 電晶體就會飽和, 所以這些基極或柵極對這個結點(線)的關係是或非 nor 邏輯. 如果這個結點後面加乙個反相器, 就是或 or 邏輯.
注：個人理解：線與，接上拉電阻至電源。(~a)&(~b)=~(a+b)，由公式較容易理解線與此概念的由來 ；
如果用下拉電阻和 pnp 或 pmos 管就可以構成與非 nand 邏輯, 或用負邏輯關係轉換與/或邏輯.
注：線或，接下拉電阻至地。(~a)+(~b)=~(ab);
這些電晶體常常是一些邏輯電路的集電極開路 oc 或源極開路 od 輸出端. 這種邏輯通常稱為線與/線或邏輯, 當你看到一些晶元的 oc 或 od 輸出端連在一起, 而有乙個上拉電阻時, 這就是線或/線與了, 但有時上拉電阻做在晶元的輸入端內.
順便提示如果不是 oc 或 od 晶元的輸出端是不可以連在一起的, 匯流排 bus 上的雙向輸出端連在一起是有管理的, 同時只能有乙個作輸出, 而其他是高阻態只能輸入.
三.什麼是推挽結構
一 般是指兩個三極體分別受兩互補訊號的控制,總是在乙個三極體導通的時候另乙個截止.要實現線與需要用oc(open collector)閘電路 .如果輸出級的有兩個三極體，始終處於乙個導通、乙個截止的狀態，也就是兩個**管推挽相連，這樣的電路結構稱為推拉式電路或圖騰柱（totem- pole）輸出電路（可惜，圖無法貼上）。當輸出低電平時，也就是下級負載門輸入低電平時，輸出端的電流將是下級門灌入t4；當輸出高電平時，也就是下級 負載門輸入高電平時，輸出端的電流將是下級門從本級電源經 t3、d1 拉出。這樣一來，輸出高低電平時，t3 一路和 t4 一路將交替工作，從而減低了功耗，提高了每個管的承受能力。又由於不論走哪一路，管子導通電阻都很小，使rc常數很小，轉變速度很快。因此，推拉式輸出級 既提高電路的負載能力，又提高開關速度。供你參考。
推挽電路是兩個引數相同的三極體或mosfet,以推挽方式存在於電路中,各負責正負半周的波形放大任務,電路工作時，兩隻對稱的功率開關管每次只有乙個導通，所以導通損耗小 效率高。
輸出既可以向負載灌電流，也可以從負載抽取電流
**
stm32學習1之GPIO口
ps 使用的32型號是.stm32f407zgt 原本我是不打算繼續更32的，但是最近的做的一些東西需要用到arm。所以想想就複習一下32吧！畢竟當初學的也確實不咋地。32系列我不會用很官方的話來講，我會用自己的理解最粗暴直白的表達出來。有什麼錯誤歡迎指正，企鵝 918619587 首先我們解釋一下...
stm32串列埠輸出
stm32開發板上是如何實現串列埠通訊的，我以實現printf重定向為例來進行分析 先看 main.c include printf.h int main printf.c include printf.h include stm32f10x.h include stm32f10x rcc.h in...
STM32之GPIO輸入輸出
gpio的輸出 背景 應用在點亮led。led串聯電阻再上拉，另一端與gpio口相連。因此，gpio輸出高電平則led滅，輸出低電平則led亮。第一步工作是初始化gpio，使能外設時鐘，因為gpio是掛載在apb2中線上的。然後對gpio inittypedef結構體進行初始化，設定gpio pin...