訊號的接收端可能是整合晶元的乙個引腳，也可能是其他元器件。不論接收端是什麼，實際的器件的輸入端必然存在寄生電容，接受訊號的晶元引腳和相鄰引腳之間有一定的寄生電容，和引腳相連的晶元內部的佈線也會存在寄生電容，另外引腳和訊號返回路徑之間也會存在寄生電容。
好複雜，這麼多寄生電容！其實很簡單，想想電容是什麼？兩個金屬板，中間是某種絕緣介質。這個定義中並沒有說兩個金屬板是什麼形狀的，晶元兩個相鄰引腳也可以看做是電容的兩個金屬板，中間介質是空氣，不就是乙個電容麼。晶元引腳和pcb板內層的電源或地平面也是一對金屬板，中間介質是pcb板的板材，常見的是fr4材料，也是乙個電容。呵呵，搞來搞去，還是回到了最基礎的部分。高手不要笑，太簡單了。不過確實很多人看到寄生電容就感到有點暈，理解不透，所以在這裡囉嗦一下。
回到正題，下面研究一下訊號終端的電容有什麼影響。將模型簡化，用乙個分立電容元件代替所有寄生電容，如圖1所示。
我們考察b點電容的阻抗情況。電容的電流為：
隨著電容的充電，電壓變化率逐漸減小（電路原理中的瞬態過程），電容的充電電流也不斷減小。即電容的充電電流是隨時間變化的。
電容的阻抗為：
因此電容所表現出來的阻抗隨時間變化，不是恆定的。正是這種阻抗的變化特性決定了電容對訊號影響的特殊性。如果訊號上公升時間小於電容的充電時間，最初電容兩端的電壓迅速上公升，這時阻抗很小。隨著電容充電，電壓變化率下降，充電電流減小，表現為阻抗明顯增大。充電時間無窮大時，電容相當於開路，阻抗無窮大。
阻抗的變化必然影響訊號的反射。在充電的開始一段時間，阻抗很小，小於傳輸線的特性阻抗，將發生負反射，反射回源端a點的訊號將產生下衝。隨著電容阻抗的增加，反射逐漸過渡到正反射，a點的訊號經過乙個下衝會逐漸公升高，最終達到開路電壓。
因此電容負載使源端訊號產生區域性電壓凹陷。精確波形和傳輸線的特性阻抗、電容量、訊號上公升時間有關。
對於接收端，很明顯，就是乙個rc充電電路，不是很嚴謹，但是和實際情況非常相似。電容兩端電壓，即b點電壓隨rc充電電路的時間常數呈指數增加（基本電路原理）。因此電容對接收端訊號上公升時間產生影響。
rc充電電路的時間常數為
如果傳輸線特性阻抗為50歐姆，電容量10pf，則10~90充電時間為1.1ns。如果訊號上公升時間小於1.1ns，那麼b點電壓上公升時間主要由電容充電時間決定。如果訊號上公升時間大於1.1ns，末端電容器作用是使上公升時間進一步延長，增加約1.1ns（實際應比這個值小）。圖2顯示了終端電容負載對驅動端和接受端產生影響的示意圖，放在這裡，讓大家能有個感性的認識。
電容為2pf,特徵阻抗為50歐姆，10-90rc上公升時間約為2.2x50x2=0.2ns. 當訊號上公升時間為1ns時，這個附加的0.2ns延遲幾乎無法辨認，也就不重要了。但當上公升時間為0.1ns時，0.2ns的rc時延就是乙個重要的時延累加值了。當驅動遠端的多個負載時，在所有時序分析中加入rc時延累加值就變得非常重要了
總之接收端電容負載的影響有兩點：
1、 使源端（驅動端）訊號產生區域性電壓凹陷。
2、 接收端訊號上公升時間延長。
在電路設計中這兩點都要考慮。
訊號完整性 一 PCB走線中途容性負載反射
很多時候，pcb走線中途會經過過孔 測試點焊盤 短的stub線等，都存在寄生電容，必然對訊號造成影響。走線中途的電容對訊號的影響要從發射端和接受端兩個方面分析，對起點和終點都有影響。首先按看一下對訊號發射端的影響。當乙個快速上公升的階躍訊號到達電容時，電容快速充電，充電電流和訊號電壓上公升快慢有關，...
訊號完整性 PCB設計中的訊號完整性
pcb 走線 1 兩條傳輸線間距滿足 3w原則可克服傳輸線之間的干擾。2 避免90 彎曲線，用 135 的斜線代替 90 彎線。3 電源線和地線滿足 20h原則，即地線要長於電源線 20h，這裡 h為訊號導線距參考地平面的高度。4 高速時鐘線由地線護送，可減少串擾。5 對於蛇形線，平行部分的最小間距...
訊號完整性分析4 訊號反射2
一 pcb走線寬度變化引起的反射 在進行pcb佈線時，經常會發生這樣的情況 走線通過某一區域時，由於該區域佈線空間有限，不得不使用更細的線條，通過這一區域後，線條再恢復原來的寬度。走線寬度變化會引起阻抗變化，因此發生反射，對訊號產生影響。那麼什麼情況下可以忽略這一影響，又在什麼情況下我們必須考慮它的...