1、一些差分線的線距和線寬----
2、si9
000各
阻抗計算
說明----
3、阻抗控制和計算----
usb是一種快速、雙向、同步傳輸、廉價、方便使用的可熱拔插的序列介面。由於資料傳輸快，介面方便，支援熱插拔等優點使usb裝置得到廣泛應用。目前，市場上以usb2.0為介面的產品居多，但很多硬體新手在usb應用中遇到很多困擾，往往pcb裝配完之後usb介面出現各種問題，比如通訊不穩定或是無法通訊，檢查原理圖和焊接都無問題，或許這個時候就需懷疑pcb設計不合理。繪製滿足usb2.0資料傳輸要求的pcb對產品的效能及可靠性有著極為重要的作用。
usb協議定義由兩根差分訊號線（d+、d-）傳輸數碼訊號，若要usb裝置工作穩定差分訊號線就必須嚴格按照差分訊號的規則來布局佈線。根據筆者多年usb相關產品設計與除錯經驗，總結以下注意要點：
1. 在元件布局時，盡量使差分線路最短，以縮短差分線走線距離（√為合理的方式，×為不合理方式）；
2. 優先繪製差分線，一對差分線上盡量不要超過兩對過孔（過孔會增加線路的寄生電感，從而影響線路的訊號完整性），且需對稱放置（√為合理的方式，×為不合理方式）；
3. 對稱平行走線，這樣能保證兩根線緊耦合，避免90°走線，弧形或45°均是較好的走線方式（√為合理的方式，×為不合理方式）；
4. 差分串接阻容，測試點，上下拉電阻的擺放（√為合理的方式，×為不合理方式）；
5. 由於管腳分布、過孔、以及走線空間等因素存在使得差分線長易不匹配，而線長一旦不匹配，時序會發生偏移，還會引入共模干擾，降低訊號質量。所以，相應的要對差分對不匹配的情況作出補償，使其線長匹配，長度差通常控制在5mil以內，補償原則是**出現長度差補償**；
6. 為了減少串擾，在空間允許的情況下，其他訊號網路及地離差分線的間距至少20mil(20mil是經驗值)，覆地與差分線的距離過近將對差分線的阻抗產生影響；
7. usb的輸出電流是500ma，需注意vbus及gnd的線寬，若採用的1oz的銅箔，線寬大於20mil即可滿足載流要求，當然線寬越寬電源的完整性越好。
普通usb裝置差分線訊號線寬及線間距與整板訊號線寬及線間距一致即可。然而當usb裝置工作速度是480 mbits/s，只做到以上幾點是不夠的，我們還需對差分訊號進行阻抗控制，控制差分訊號線的阻抗對高速數碼訊號的完整性是非常重要的，因為差分阻抗影響差分訊號的眼圖、訊號頻寬、訊號抖動和訊號線上的干擾電壓。差分線阻抗一般控制在90（±10%）歐姆(具體值參照晶元手冊指導)，差分線阻抗與線寬w1、w2、t1成反比，與介電常數er1成反比，與線間距s1成正比，與參考層的距離h1正比，如下圖是差分線的截面圖。
下圖為四層板的參考疊層，其中中間兩層為參考層，參考層通常為gnd或power，並且差分線所對應的參考層必須完整，不能被分割，否則會導致差分線阻抗不連續。若是以圖 2疊層設計四層板，通常設計時差分線採用4.5mil的線寬及5.5mil的線間距既可以滿足差分阻抗90ω。然而4.5mil線寬及5.5mil線間距只是我們理論設計值，最終電路板廠依據要求的阻抗值並結合生產的實際情況和板材會對線寬線間距及到參考層的距離做適當的調整。
以上所描述的佈線規則是基於usb2.0裝置，在usb佈線過程中把握差分線路最短、緊耦合、等長、阻抗一致且注意好usb電源線的載流能力，掌握好以上原則usb裝置執行基本沒問題。
USB2 0板子佈線要求
usb2.0協議定義由兩根差分訊號線 d d 傳輸高速數碼訊號，最高的傳輸速率為480 mbps。差分訊號線上的差分電壓為400mv，理想的差分阻抗 zdiff 為90 1 o 1 在設計pcb 板時，控制差分訊號線的差分阻抗對高速數碼訊號的完整性是非常重要的，因為差分阻抗影響差分訊號的眼圖 訊號頻...
PCB 設計佈線 Cadence 20問
cadence allegro現在幾乎成為高速板設計中實際上的工業標準，和它前端產品 capture 的結合，可完成高速 高密度 多層的複雜 pcb 設計佈線工作。allegro 有著操作方便 介面友好 功能強大 比如 方面，訊號完整性 電源完整性 都能做。一層訊號線，一層大面積地，並且訊號線層需要...
PCB佈線總結
如果讓你做個系統板或者說畫個 pcb都覺得很簡單。可真看到自己的產品就不這麼樂觀了。尤其是使用以後。問題一大堆，經常可以看到不大的板上一堆飛線，更有甚者不好用又找不出毛病，根本是廢板一塊 這時才能明白，關鍵是設計思路，當然若有點創意就更好了！實際上如果告訴你必須用什麼電子元件設計乙個可以完成某項功能...