ddr基礎原理介紹
1、前言
ddr的全稱為double data rate sdram，雙倍速率的sdram，sdram在乙個clk週期傳輸一次資料，ddr在乙個clk週期傳輸兩次資料，分別在上公升沿和下降沿各傳輸一次資料，該概念稱為預取，在描述ddr速度的時候一般使用mt/s單位，每秒多少兆次資料傳輸。
2、ddr結構框圖
以micro的ddr3l晶元mt41k256m16進行結構框圖的介紹，該晶元是一款512mb的ddr3l記憶體晶元，框圖如下所示：
對上面給出的框架圖各個標號進行簡單介紹：
（1）控制線
odt：片上終端使能，odt使能和禁止片內終端電阻；
reset：晶元復位引腳，低電平有效；
cke：時鐘使能引腳；
cs#：片選訊號，低電平有效；
we#：寫使能訊號。
（2）位址線
a[14:0]：a0~a14為15根位址線，根據mt41k256m16的框圖，有15根行位址線a0~a14和10根列位址線a0~a9，行位址線和列位址線進行復用，該ddr3l晶元中1個bank的大小為2^15*2^10*2=32mb*2=64mb，總共有8個bank，該ddr3l的ram大小為64mb*8=512mb。
（3）bank選擇線
ba[2:0]：ba0~ba2為bank的選擇先，由2^3=8，可以總共有8個bank。
（4）bank區域
8個bank區域，ddr3一般有8個bank區域。
（5）資料線
dq[15:0]：dq0~dq15為16根資料線，該ddr3l的寬度為16位。
（6）資料選通引腳
ldqs,ldqs#：ldqs和ldqs#是資料選通引腳，對應低位元組dq0~dq7，讀的時候是輸出，寫的時候為輸入；
udqs,udqs#：udqs和udqs#是資料選通引腳，對應高位元組dq8~dq15，讀的時候是輸出，寫的時候為輸入。
（7）資料輸入遮蔽引腳
ldm/udm：寫資料輸入遮蔽引腳。
3、ddr的一些關鍵時間引數
ddr的一些關鍵時間引數：
（1）傳輸速率
如1066mt/s、1600mt/s等，該引數決定了ddr的最高資料傳輸速率。
（2）trcd引數
trcd的全稱為ras-to-cas delay，行定址到列定址只之間的延遲。ddr的定址流程為先進行bank位址，然後指定行位址，最後指定列位址，確定除最終要定址的單元，bank位址和行位址是同時發出的，該命令叫"行啟用"，行啟用後就傳送列位址和具體的操作命令，同時發出，表示列定址，在行啟用到讀寫命令發出的這段時間時隔就是trcd，如下：
資料手冊一般會給出trcd時間引數，如mt41k256m16的資料手冊中有如下：
（3）cl引數
（4）al引數
al（additive latency）引數是為了保證足夠的延遲潛伏期，單位為時鐘週期，al+cl組成了rl（read latency），加入al引數以後的讀時序如下：
（5）trc引數
trc是兩個active命令，或者active命令到refresh命令之前的週期，ddr的資料手冊會給出該值。
（6）tras引數
tras是active命令到precharge命令之間的最小時間。
DDR工作原理
總結 在實際工作中，l bank位址與相應的行位址是同時發出的，此時這個命令稱之為 行有效 或 行啟用 row active 在此之後，將傳送列位址定址命令與具體的操作命令 是讀還是寫 這兩個命令也是同時發出的，所以一般都會以 讀 寫命令 來表示列定址。1 trcd定義 2 cl定義 相關的列位址被...
DDR工作原理
ddr3的內部是乙個儲存陣列，將資料 填 進去，你可以它想象成一張 和 的檢索原理一樣，先表題 bank 指定乙個行 row 再指定乙個列 column 我們就可以準確地找到所需要的單元格，這就是記憶體晶元定址的基本原理。對於記憶體，這個單元格可稱為儲存單元,那麼這個 儲存陣列 就是邏輯 bank ...
DDR基礎知識
1 前言 ddr的全稱為double data rate sdram，也就是雙倍速率的sdram，sdram在乙個clk週期傳輸一次資料，而ddr在乙個clk週期傳輸兩次資料，分別在上公升沿和下降沿各傳輸一次資料，該概念稱為預取，在描述ddr速度的時候一般使用mt s單位，也就是每秒多少兆次資料傳輸...