1.前言
前面寫了很多有關邏輯函式各種公式規則，在邏輯函式的標準形式，和卡諾圖化簡等方面始終琢磨不透，對於概念的理解肯定是有錯誤的。今天我把概念全部列出來，仔細對比，看能否使自己對這部分的知識理解地更透徹一些。
2.基本的概念
與項（積項）：邏輯變數之間只進行邏輯乘運算的表示式。
與-或表示式（積之和表示式）：與項之間只進行邏輯加運算的表示式。
或項（和項）:邏輯變數之間只進行邏輯加運算的表示式。
或-與表示式（和之積表示式）：或項之間只進行邏輯乘運算。
理解：這裡介紹的四個概念將非運算排除在外，反變數可以算在裡面。說積，說和，其實不太好，說與，說與我覺著好理解也更深刻一點。你想，積也好，和也好，畢竟是邏輯代數借來的，會阻礙人們的理解。與或表示式很簡潔，可能後續還要化簡，但是或-與表示式看著就不如或-與表示式簡潔，依初中代數的觀點來看，這玩意兒還要進行轉化，但是，這兩種表達形式應該引申出了後來邏輯函式的標準式。
最小項：設有n個邏輯變數，由它們組成具有n個變數的與項中，每個變數以原變數或反變數的形式出現一次且只出現一次，稱這個與項為最小項。
對於n個變數來說，應該有2n個最小項。
我現在不論後面的卡諾圖怎麼看待這個最小項，在這裡，我的理解就是這是n個變數構建的與項，而且既然說是邏輯變數，變數就是變數，那絕不可能輸入是定的，變數和定量不是乙個東西。最小項的結構可以用與項來解釋，那麼「最小」用什麼來解釋。n個變數用其原變數和反變數構建了2n個的與項，每個與項都可以擁有2n個輸入量，如果將每個與項看成乙個表示式，那麼每乙個輸入量都會帶來乙個輸出量，要麼0要麼1，但是每個與項只能有一種輸入量使與項為1（與項是什麼？三個開關串聯，只有三個同時閉合，電路才會接通，三者閉合的情況只有乙個，其他的2n-1個情況都會使電路斷開，只有與項作為表示式，輸入量的取值使與項為1時，這個與項才稱之為最小項，因為只有乙個所以稱作最小，輸入量的二進位制值又可以作為最小項的編號下標。至於卡諾圖是怎麼定義的其結構組成，目前不去管。）
標準的與-或表示式：任何乙個邏輯函式均可表示成唯一的一組最小項之和。
真值表的每一行對應著乙個最小項，由真值表直接列出的邏輯表示式就是標準的與-或表示式。
真值表：表徵邏輯事件輸入和輸出之間全部可能狀態的**。
這條線路比較明確，與項---最小項---邏輯函式標準表示式
對於不是標準與-或形式的與-或表示式，可利用互補律進行配項，之後在展開成標準的與-或表示式。a+b=(a+b)(c+c')，此處互補的c換個位置後，得出的∑m（i）的值完全不一樣。
本來，n個自變數構建的（2n）個與項沒什麼，n個二值邏輯構建的（2n）個
數位電路與系統 邏輯函式及其描述方法
本章主要是將邏輯函式的各種描述方法，如果單純地通過普通語言來說明邏輯函式，那麼很多的規律就沒法顯示出來。邏輯函式是對於某個事件的描述，事件是否發生，可以是成立也可以是不成立，這是用語言描述的 在邏輯代數中，將多個邏輯變數和邏輯運算組合形成邏輯表示式，也是邏輯函式。這樣一來，邏輯函式分為普通語言描述和...
2017 0404 數位電路與系統 時序邏輯電路
1.時序邏輯電路由兩個部分組成，為什麼前面介紹了觸發器，就是為了這裡的時序邏輯電路做準備的。時序邏輯電路的兩部分乙個是組合邏輯電路，乙個儲存部分。儲存部分就是觸發器組成的。相應的時序邏輯電路的輸出也就由兩個部分組成，乙個是組合邏輯電路的輸出，另個乙個是儲存部分的輸出。還有一點需要注意的是，時序電路估...
數位電路與系統 組合邏輯電路的競爭冒險現象3
本節談論邏輯冒險 1.初論邏輯冒險 定義 單個訊號變化引起的冒險 多個訊號變化引起的冒險，且不是功能冒險。最本質是門延遲引起的冒險。延時時間長是指後變，延 字有延長之意，相當於有慣性。在這裡，重點是整個門的延遲，是前面級數中，閘電路輸血的延遲 本質還是輸入變化的延遲，遲鈍，慢半拍 我們將邏輯冒險和前...